맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

듀얼 게이트 트랜지스터 및 그 제조방법

  • 기술번호 : KST2021007768
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 듀얼 게이트 트랜지스터 가제공된다. 상기 듀얼 게이트 트랜지스터는 기판, 상기 기판 상에 배치되는 바텀 게이트 전극(Bottom gate electrode), 상기 기판 상에, 상기 바텀 게이트 전극을 덮도록 배치되는 하부 게이트 절연막(Bottom gate insulator), 상기 하부 게이트 절연막 상에 서로 이격되어 배치되는 소스(Source) 및 드레인(Drain) 전극, 일측이 상기 소스 전극의 적어도 일 영역과 접촉되고 타측이 상기 드레인 전극의 적어도 일 영역과 접촉되도록 상기 하부 게이트 절연막 상에 배치되고, 금속 질산화물을 포함하는 활성막(active layer), 상기 하부 게이트 절연막 상에, 상기 소스 전극, 상기 드레인 전극, 및 상기 활성막을 덮도록 배치되는 상부 게이트 절연막(Top gate insulator), 및 상기 상부 게이트 절연막 상에 배치되는 탑 게이트 전극(Top gate electrode)을 포함할 수 있다.
Int. CL H01L 29/786 (2006.01.01) H01L 21/02 (2006.01.01) H01L 29/66 (2006.01.01)
CPC H01L 29/78645(2013.01) H01L 29/7869(2013.01) H01L 29/78618(2013.01) H01L 29/78606(2013.01) H01L 21/02178(2013.01) H01L 29/66742(2013.01) H01L 21/0228(2013.01) H01L 21/02266(2013.01)
출원번호/일자 1020190154797 (2019.11.27)
출원인 한양대학교 산학협력단
등록번호/일자
공개번호/일자 10-2021-0066097 (2021.06.07) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 보정승인간주
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2019.11.27)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박진성 경기도 성남시 분당구
2 이현모 서울시 성동구
3 박은재 서울시 강서구
4 김윤서 서울 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박상열 대한민국 서울 금천구 가산디지털*로 *** **층 ****호(나눔국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2019.11.27 수리 (Accepted) 1-1-2019-1225769-39
2 의견제출통지서
Notification of reason for refusal		 2020.11.20 발송처리완료 (Completion of Transmission) 9-5-2020-0807932-18
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2021.01.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2021-0073294-13
4 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
 2021.01.20 수리 (Accepted) 1-1-2021-0073293-67
5 등록결정서
Decision to grant		 2021.05.25 발송처리완료 (Completion of Transmission) 9-5-2021-0413252-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판; 상기 기판 상에 배치되는 바텀 게이트 전극(Bottom gate electrode);상기 기판 상에, 상기 바텀 게이트 전극을 덮도록 배치되는 하부 게이트 절연막(Bottom gate insulator);상기 하부 게이트 절연막 상에 서로 이격되어 배치되는 소스(Source) 및 드레인(Drain) 전극; 일측이 상기 소스 전극의 적어도 일 영역과 접촉되고 타측이 상기 드레인 전극의 적어도 일 영역과 접촉되도록 상기 하부 게이트 절연막 상에 배치되고, 금속 질산화물을 포함하는 활성막(active layer); 상기 하부 게이트 절연막 상에, 상기 소스 전극, 상기 드레인 전극, 및 상기 활성막을 덮도록 배치되는 상부 게이트 절연막(Top gate insulator); 및 상기 상부 게이트 절연막 상에 배치되는 탑 게이트 전극(Top gate electrode)을 포함하되, 상기 활성막은 12 nm 초과 15 nm 미만의 두께를 갖는 것을 포함하는 듀얼 게이트 트랜지스터
2 2
제1 항에 있어서, 상기 기판과 상기 바텀 게이트 상에 배치되는 버퍼막(buffer layer); 및 상기 활성막 상에 배치되는 보호막(protect layer)을 더 포함하되,상기 버퍼막, 상기 하부 게이트 절연막, 상기 보호막, 및 상기 상부 게이트 절연막은 서로 동일한 금속 산화물을 포함하는 듀얼 게이트 트랜지스터
3 3
제2 항에 있어서, 상기 상기 하부 게이트 절연막 및 상기 상부 게이트 절연막의 두께는 같되, 상기 버퍼막 및 상기 보호막의 두께는 상기 하부 게이트 절연막 또는 상기 상부 게이트 절연막의 두께와 다른 것을 포함하는 듀얼 게이트 트랜지스터
4 4
제2 항에 있어서, 상기 금속 산화물은, Al2O3를 포함하는 듀얼 게이트 트랜지스터
5 5
제1 항에 있어서, 147 cm2/vs 이상의 이동도(mobility)를 갖는 것을 포함하는 듀얼 게이트 트랜지스터
6 6
제1 항에 있어서, 상기 금속 질산화물은, ZnON을 포함하는 듀얼 게이트 트랜지스터
7 7
제1 항에 있어서, 상기 기판은, 플렉서블한 플라스틱 기판을 포함하는 듀얼 게이트 트랜지스터
8 8
기판 상에 버퍼막(buffer layer)을 형성하는 단계; 상기 버퍼막 상에 바텀 게이트 전극(Bottom gate electrode)을 형성하는 단계; 상기 버퍼막 상에 상기 바텀 게이트 전극을 덮도록 하부 게이트 절연막(Bottom gate insulator)을 형성하는 단계; 상기 하부 게이트 절연막 상에 서로 이격되어 배치되는 소스(Source) 전극, 드레인(Drain) 전극, 및 일측이 상기 소스 전극의 적어도 일 영역과 접촉되고 타측이 상기 드레인 전극의 적어도 일 영역과 접촉되며 금속 질산화물을 포함하는 활성막(Active layer)을 형성하는 단계; 상기 활성막 상에 배치되는 보호막(Protect layer) 및 상기 하부 게이트 절연막 상에 상기 소스 전극, 상기 드레인 전극, 및 상기 활성막을 덮도록 배치되는 상부 게이트 절연막(Top gate insulator)을 형성하는 단계; 및 상기 상부 게이트 절연막 상에 탑 게이트 전극(Top gate electrode)을 형성하는 단계를 포함하는 듀얼 게이트 트랜지스터의 제조방법
9 9
제8 항에 있어서, 상기 버퍼막, 상기 하부 게이트 절연막, 상기 보호막, 및 상기 상부 게이트 절연막은 서로 동일한 공정 방법으로 형성되고, 상기 하부 게이트 전극, 상기 소스 전극, 상기 드레인 적극, 상기 활성막, 및 상기 상부 게이트 전극은 서로 동일한 공정 방법으로 형성되되, 상기 하부 게이트 절연막 및 상기 하부 게이트 전극은 서로 다른 공정 방법으로 형성되는 것을 포함하는 듀얼 게이트 트랜지스터의 제조방법
10 10
제9 항에 있어서, 상기 하부 게이트 절연막은 ALD 공정으로 형성되고, 상기 하부 게이트 전극은 Sputtering 공정으로 형성되는 것을 포함하는 듀얼 게이트 트랜지스터의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 한국전자통신연구원 기관고유사업/한국전자통신연구원/한국전자통신연구원 위탁과제 근적외선의 흡수 가능한 비실리콘계 질산화물 반도체 박막 및 양자점 하이브리드 트랜지스터 소자
2 산업통상자원부 한국산업기술평가관리원 산업기술혁신사업 / 산업핵심기술개발사업 / 전자정보디바이스산업원천기술개발사업(RCMS) 초고이동도 (≥120 ㎠/Vs) 저온 박막 산화물계 트랜지스터 소재 및 공정 기술 개발