1 |
1
상부면에 전이층, 도핑되지 않은 GaN층 및 도핑된 GaN층이 순차적으로 적층된 기판을 준비하는 준비 단계;상기 도핑된 GaN층 위에 700 내지 800℃에서 30 내지 60초간 어닐링하여 오믹 접합을 형성하는 오믹 접합 단계;상기 오믹 접합이 형성된 영역에서 이격된 상기 도핑된 GaN층에 리세스를 형성하고, 상기 리세스가 형성된 상기 기판을 400 내지 500℃에서 3 내지 10분간 1차 어닐링하는 리세스 형성 단계;상기 리세스에 쇼트키 금속을 형성하고, 상기 쇼트키 금속이 형성된 상기 기판을 400 내지 500℃에서 3 내지 10분간 2차 어닐링하여 상기 리세스에 쇼트키 접합을 형성하는 쇼트키 접합 단계;상기 기판의 상부면으로 노출된 부분을 덮도록 보호층을 형성하되, 상기 오믹 접합 및 쇼트키 접합 부분이 노출되게 상기 보호층을 형성하는 보호층 형성 단계;를 포함하고,상기 도핑되지 않은 GaN층의 두께는 1 내지 3㎛이고,상기 도핑된 GaN층의 두께는 100 내지 500nm이고, 도핑 농도는 1017 내지 1018cm-3인 것을 특징으로 하는 고전압 질화물 쇼트키 장벽 다이오드의 제조 방법
|
2 |
2
제1항에 있어서, 상기 준비 단계와 상기 오믹 접합 단계 사이에 수행되는,상기 도핑된 GaN층과, 상기 도핑되지 않은 GaN층의 일부를 식각하여 상기 도핑된 GaN층 및 상기 도핑되지 않은 GaN층을 메사구조로 형성하는 단계;를 더 포함하며,상기 메사구조의 상부에 상기 오믹 접합과 상기 쇼트키 접합이 형성된 것을 특징으로 하는 고전압 질화물 쇼트키 장벽 다이오드의 제조 방법
|
3 |
3
제2항에 있어서,상기 오믹 접합과 상기 쇼트키 접합 간의 거리가 5 내지 10㎛인 것을 특징으로 하는 고전압 질화물 쇼트키 장벽 다이오드의 제조 방법
|
4 |
4
제3항에 있어서, 상기 리세스를 형성하는 단계에서,상기 도핑된 GaN층의 일부를 식각하여 상기 리세스를 형성하는 것을 특징으로 하는 고전압 질화물 쇼트키 장벽 다이오드의 제조 방법
|
5 |
5
제4항에 있어서, 상기 리세스를 형성하는 단계에서,상기 도핑되지 않은 GaN층이 노출되게 상기 도핑된 GaN층 부분을 식각하여 상기 리세스를 형성하는 것을 특징으로 하는 고전압 질화물 쇼트키 장벽 다이오드의 제조 방법
|
6 |
6
제5항에 있어서,상기 오믹 접합은 Ti/Al/Mo/Au 및 Ti/Al/Ni/Au 중에 하나로 적층된 구조를 갖고,상기 쇼트키 접합은 Ni/Au로 적층된 구조를 갖는 것을 특징으로 하는 고전압 질화물 쇼트키 장벽 다이오드의 제조 방법
|
7 |
7
삭제
|
8 |
8
삭제
|