1 |
1
각각 프로세스를 실행하는 코어, 공용캐쉬 및 메모리를 포함하는 복수의 노드를 구비하고 코어별 메모리 접근 정보를 획득하는 NUMA 시스템;상기 NUMA 시스템에서 획득된 상기 코어별 메모리 접근 정보에 따라 상기 NUMA 시스템의 현재 프로세스-코어 매핑 및 미래 프로세스-코어 매핑의 메모리 접근 성능을 평가하는 NUMA 시스템 평가유닛; 및상기 NUMA 시스템 평가유닛의 평가 결과에 따라 상기 현재 프로세스-코어 매핑 및 상기 미래 프로세스-코어 매핑 중 하나의 프로세스-코어 매핑을 상기 NUMA 시스템의 프로세스-코어 매핑으로 적용하는 프로세스 스케줄러를 포함하는,NUMA 시스템 스케줄링 장치
|
2 |
2
제1항에 있어서,상기 코어별 메모리 접근 정보는:상기 현재 프로세스-코어 매핑에 대한 정보, 프로세스별 프로세스 메모리의 위치정보 및 상기 코어별 상기 공용캐쉬로의 접근 횟수와 함께 상기 공용캐쉬에 대한 미스 횟수를 포함하며, 상기 코어별 메모리 접근 정보는 상기 프로세스 스케줄러를 통해 상기 NUMA 시스템 평가 유닛에 전달되는,NUMA 시스템 스케줄링 장치
|
3 |
3
제1항에 있어서, 상기 현재 프로세스-코어 매핑에 대한 상기 메모리 접근 성능 평가는:상기 현재 프로세스-코어 매핑에 따른 프로세스별 메모리 접근 레이턴시 계산 결과에 근거한 상기 NUMA 시스템에 대한 전체 메모리 접근 성능 평가와 상기 코어별 메모리 접근 공정성 평가 중 적어도 하나를 포함하는, NUMA 시스템 스케줄링 장치
|
4 |
4
제1항에 있어서, 상기 미래 프로세스-코어 매핑에 대한 상기 메모리 접근 성능 평가는:상기 미래 프로세스-코어 매핑에 따른 프로세스별 메모리 접근 레이턴시 계산에 근거한 상기 NUMA 시스템에 대한 전체 메모리 접근 성능 평가와 상기 코어별 메모리 접근 공정성 평가 중 적어도 하나를 포함하는,NUMA 시스템 스케줄링 장치
|
5 |
5
제4항에 있어서, 상기 미래 프로세스-코어 매핑에 대한 상기 메모리 접근 성능 평가전에 상기 NUMA 시스템 평가유닛은:상기 프로세스별 1000개의 인스트럭션당 발생하는 메모리 접근 요청의 개수를 획득하는 제1단계;상기 프로세스별 상기 공용캐쉬에 대한 접근 횟수를 계산하는 제2단계;1000개의 인스트럭션당 상기 공용캐쉬에 대한 캐쉬 미스의 횟수를 계산하는 제3단계; 및 상기 프로세스별 초당 상기 공용캐쉬에 대한 캐쉬 미스의 횟수를 계산하는 제4단계를 포함하는 전처리 과정을 수행하는, NUMA 시스템 스케줄링 장치
|
6 |
6
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 미래 프로세스-코어 매핑은 복수의 미래 프로세스-코어 매핑을 포함하며, 상기 프로세스 스케줄러는 상기 복수의 미래 프로세스-코어 매핑과 상기 현재 프로세스-코어 매핑 중 가장 높은 성능 평가를 갖는 프로세스-코어 매핑을 상기 NUMA 시스템에 적용하는, NUMA 시스템 스케줄링 장치
|
7 |
7
삭제
|
8 |
8
제1항 내지 제5항 중 어느 한 항에 있어서,상기 프로세스 스케줄러는:상기 메모리 접근 레이턴시의 증가 요인 중 가장 큰 요인을 제거하는 과부하 제거 과정을 통해 상기 미래 프로세스-코어 매핑을 결정하는, NUMA 시스템 스케줄링 장치
|
9 |
9
제8항에 있어서, 상기 과부하 제거 과정은 상기 메모리 접근 레이턴시를 증가시키는 프로세스를 실행하는 코어의 위치 및 상기 메모리 접근 레이턴시를 증가시키는 프로세스의 메모리의 위치 중 적어도 어느 하나를 변경하는, NUMA 시스템 스케줄링 장치
|
10 |
10
각각 프로세스를 실행하는 코어, 공용캐쉬 및 메모리를 포함하는 복수의 노드를 구비하는 NUMA 시스템에서 코어별 메모리 접근 정보를 획득 단계;NUMA 시스템 평가유닛에서 상기 NUMA 시스템에서 획득된 상기 코어별 메모리 접근 정보에 따라 상기 NUMA 시스템의 현재 프로세스-코어 매핑 및 미래 프로세스-코어 매핑의 메모리 접근 성능을 평가하는 단계; 및상기 NUMA 시스템 평가유닛의 평가 결과에 따라 프로세스 스케줄러에서 상기 현재 프로세스-코어 매핑 및 상기 미래 프로세스-코어 매핑 중 하나의 프로세스-코어 매핑을 상기 NUMA 시스템의 프로세스-코어 매핑으로 적용하는 단계를 포함하는,NUMA 시스템 스케줄링 방법
|
11 |
11
제10항에 있어서,상기 코어별 메모리 접근 정보는:상기 현재 프로세스-코어 매핑에 대한 정보, 프로세스별 프로세스 메모리의 위치정보 및 상기 코어별 상기 공용캐쉬로의 접근 횟수와 함께 공용캐쉬에 대한 미스 횟수를 포함하며, 상기 코어별 메모리 접근 정보는 상기 프로세스 스케줄러를 통해 상기 NUMA 시스템 평가 유닛에 전달되는,NUMA 시스템 스케줄링 방법
|
12 |
12
제10항에 있어서, 상기 현재 프로세스-코어 매핑에 대한 상기 메모리 접근 성능을 평가하는 단계는:상기 현재 프로세스-코어 매핑에 따른 프로세스별 메모리 접근 레이턴시를 계산하여 상기 NUMA 시스템에 대한 전체 메모리 접근 성능과 상기 코어별 메모리 접근 공정성 중 적어도 하나를 평가하는 단계를 포함하는, NUMA 시스템 스케줄링 방법
|
13 |
13
제10항에 있어서, 상기 미래 프로세스-코어 매핑에 대한 상기 메모리 접근 성능을 평가하는 단계는:상기 미래 프로세스-코어 매핑에 따른 프로세스별 메모리 접근 레이턴시를 계산하여 상기 NUMA 시스템에 대한 전체 메모리 접근 성능과 상기 코어별 메모리 접근 공정성 중 적어도 하나를 평가하는 단계를 포함하는,NUMA 시스템 스케줄링 방법
|
14 |
14
제13항에 있어서, 상기 미래 프로세스-코어 매핑에 대한 상기 메모리 접근 성능 평가전에 상기 NUMA 시스템 평가유닛은:상기 프로세스별 1000개의 인스트럭션당 발생하는 메모리 접근 요청의 개수를 획득하는 제1단계;상기 프로세스별 상기 공용캐쉬에 대한 접근횟수를 계산하는 제2단계;1000개의 인스트럭션당 상기 공용캐쉬에 대한 캐쉬 미스의 횟수를 계산하는 제3단계; 및 상기 프로세스별 초당 상기 공용캐쉬에 대한 캐쉬 미스의 횟수를 계산하는 제4단계를 포함하는 전처리 과정을 수행하는, NUMA 시스템 스케줄링 방법
|
15 |
15
제10항 내지 제14항 중 어느 한 항에 있어서, 상기 미래 프로세스-코어 매핑은 복수의 미래 프로세스-코어 매핑을 포함하며, 상기 적용하는 단계에서 상기 프로세스 스케줄러는 상기 복수의 미래 프로세스-코어 매핑과 상기 현재 프로세스-코어 매핑 중 가장 높은 성능 평가를 갖는 프로세스-코어 매핑을 상기 NUMA 시스템에 적용하는, NUMA 시스템 스케줄링 방법
|
16 |
16
삭제
|
17 |
17
제10항 내지 제14항 중 어느 한 항에 있어서,상기 적용단계에서 상기 프로세스 스케줄러는 상기 메모리 접근 레이턴시의 증가 요인 중 가장 큰 요인을 제거하는 과부하 제거 과정을 통해 상기 미래 프로세스-코어 매핑을 결정하는 단계를 더 포함하는,NUMA 시스템 스케줄링 방법
|
18 |
18
제17항에 있어서, 상기 과부하 제거 과정은 상기 메모리 접근 레이턴시를 증가시키는 프로세스를 실행하는 코어의 위치 및 상기 메모리 접근 레이턴시를 증가시키는 프로세스의 메모리의 위치 중 적어도 어느 하나를 변경하는, NUMA 시스템 스케줄링 방법
|