맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

메모리 제어기 및 이의 메모리 접근 스케줄링 방법

  • 기술번호 : KST2015115604
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 메모리 제어기는 서로 메모리 접근 속도가 다른 제1메모리 및 제2메모리가 병행하여 주메모리로 이용되는 멀티코어 시스템에서, 상기 제1메모리에 대한 제1트랜잭션큐 및 상기 제2메모리에 대한 제2트랜잭션큐; 및 상기 제1트랜잭션큐 및 상기 제2트랜잭션큐에 들어온 메모리 접근 요청의 대상 메모리 종류, 접근 타입 또는 메모리 접근 요청 사이의 의존도에 따라 처리 순서를 결정하는 스케줄러를 포함한다.
Int. CL G06F 13/16 (2006.01) G06F 9/46 (2006.01)
CPC G06F 9/4881(2013.01) G06F 9/4881(2013.01) G06F 9/4881(2013.01)
출원번호/일자 1020120026917 (2012.03.16)
출원인 한국과학기술원
등록번호/일자 10-1349899-0000 (2014.01.03)
공개번호/일자 10-2013-0104937 (2013.09.25) 문서열기
공고번호/일자 (20140114) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.03.16)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박규호 대한민국 대전 유성구
2 황우민 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2012.03.16 수리 (Accepted) 1-1-2012-0212417-04
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
3 선행기술조사의뢰서
Request for Prior Art Search		 2013.03.13 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2013.04.08 수리 (Accepted) 9-1-2013-0024145-68
5 의견제출통지서
Notification of reason for refusal		 2013.04.16 발송처리완료 (Completion of Transmission) 9-5-2013-0255707-62
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2013.06.17 수리 (Accepted) 1-1-2013-0533469-97
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2013.06.17 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0533470-33
8 등록결정서
Decision to grant		 2013.10.10 발송처리완료 (Completion of Transmission) 9-5-2013-0697857-46
9 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2014.03.24 수리 (Accepted) 1-1-2014-0278924-34
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
서로 메모리 접근 속도가 다른 제1메모리 및 제2메모리가 병행하여 주메모리로 이용되는 멀티코어 시스템에서, 상기 제1메모리에 대한 제1트랜잭션큐 및 상기 제2메모리에 대한 제2트랜잭션큐; 및 상기 제1트랜잭션큐 및 상기 제2트랜잭션큐에 들어온 메모리 접근 요청의 대상 메모리 종류, 접근 타입 또는 메모리 접근 요청 사이의 의존도에 따라 처리 순서를 결정하는 스케줄러를 포함하고, 상기 스케줄러는: 상기 제2트랜잭션큐에 들어온 총 메모리 접근 요청 중 쓰기 요청의 개수가 소정 비율 이하이면 읽기 요청이 쓰기 요청에 비해 먼저 처리되고, 상기 제2트랜잭션큐에 들어온 총 메모리 접근 요청 중 쓰기 요청의 개수가 소정 비율 초과이면 쓰기 요청이 읽기 요청에 비해 먼저 처리되도록 스케줄링하는 것을 특징으로 하는 메모리 제어기
3 3
서로 메모리 접근 속도가 다른 제1메모리 및 제2메모리가 병행하여 주메모리로 이용되는 멀티코어 시스템에서, 상기 제1메모리에 대한 제1트랜잭션큐 및 상기 제2메모리에 대한 제2트랜잭션큐; 및 상기 제1트랜잭션큐 및 상기 제2트랜잭션큐에 들어온 메모리 접근 요청의 대상 메모리 종류, 접근 타입 또는 메모리 접근 요청 사이의 의존도에 따라 처리 순서를 결정하는 스케줄러를 포함하고, 상기 스케줄러는:상기 제1트랜잭션큐에 들어있는 복수의 메모리 접근 요청 중 가장 최근에 처리된 접근 요청과 동일한 메모리 로우에 대한 메모리 접근 요청이 가장 먼저 처리되도록 스케줄링하는 것을 특징으로 하는 메모리 제어기
4 4
서로 메모리 접근 속도가 다른 제1메모리 및 제2메모리가 병행하여 주메모리로 이용되는 멀티코어 시스템에서, 상기 제1메모리에 대한 제1트랜잭션큐 및 상기 제2메모리에 대한 제2트랜잭션큐; 및 상기 제1트랜잭션큐 및 상기 제2트랜잭션큐에 들어온 메모리 접근 요청의 대상 메모리 종류, 접근 타입 또는 메모리 접근 요청 사이의 의존도에 따라 처리 순서를 결정하는 스케줄러를 포함하고,상기 스케줄러는:상기 제1트랜잭션큐에 들어있는 복수의 메모리 접근 요청 중 가장 최근에 처리된 접근 요청과 동일한 메모리 로우에 대한 메모리 접근 요청이 없는 경우 최소 마감기한을 갖는 메모리 접근 요청이 가장 먼저 처리되도록 스케줄링하는 것을 특징으로 하는 메모리 제어기
5 5
제4항에 있어서, 상기 제1트랜잭션큐에 들어오는 메모리 접근 요청에 대해서, 상기 메모리 접근 요청을 발행한 소스 코어에서 발행된 이전-메모리 접근 요청이 상기 제2트랜잭션큐에 존재하지 않는 경우 상기 메모리 접근 요청의 마감기한은 0으로 설정되고,상기 이전-메모리 접근 요청이 상기 제2트랜잭션큐에 존재하는 경우 상기 메모리 접근 요청의 마감기한은, 상기 메모리 접근 요청을 발행한 소스 코어에서 발행된 이후-메모리 접근 요청 중 가장 빨리 처리될 것으로 예상되는 접근 요청의 예상 처리 완료 시간으로 설정되는 것을 특징으로 하는 메모리 제어기
6 6
제2항 내지 제5항 중 어느 한 항에 있어서, 상기 제1메모리는 DRAM이고 상기 제2메모리는 NVRAM인 것을 특징으로 하는 메모리 제어기
7 7
삭제
8 8
서로 메모리 접근 속도가 다른 제1메모리 및 제2메모리가 병행하여 주메모리로 이용되는 멀티코어 시스템에서, 상기 제1메모리에 대한 제1트랜잭션큐 또는 상기 제2메모리에 대한 제2트랜잭션큐에 메모리 접근 요청이 들어오는 단계; 및 상기 제1트랜잭션큐 또는 상기 제2트랜잭션큐에 들어온 메모리 접근 요청의 대상 메모리 종류, 접근 타입 또는 메모리 접근 요청 사이의 의존도에 따라 처리 순서를 결정하는 스케줄링 단계를 포함하고,상기 스케줄링 단계는: 상기 제2트랜잭션큐에 들어온 총 메모리 접근 요청 중 쓰기 요청의 개수가 소정 비율 이하이면 읽기 요청이 쓰기 요청에 비해 먼저 처리되고, 상기 제2트랜잭션큐에 들어온 총 메모리 접근 요청 중 쓰기 요청의 개수가 소정 비율 초과이면 쓰기 요청이 읽기 요청에 비해 먼저 처리되도록 스케줄링하는 것을 특징으로 하는 메모리 접근 스케줄링 방법
9 9
서로 메모리 접근 속도가 다른 제1메모리 및 제2메모리가 병행하여 주메모리로 이용되는 멀티코어 시스템에서, 상기 제1메모리에 대한 제1트랜잭션큐 또는 상기 제2메모리에 대한 제2트랜잭션큐에 메모리 접근 요청이 들어오는 단계; 및 상기 제1트랜잭션큐 또는 상기 제2트랜잭션큐에 들어온 메모리 접근 요청의 대상 메모리 종류, 접근 타입 또는 메모리 접근 요청 사이의 의존도에 따라 처리 순서를 결정하는 스케줄링 단계를 포함하고,상기 스케줄링 단계는: 상기 제1트랜잭션큐에 들어있는 복수의 메모리 접근 요청 중 가장 최근에 처리된 접근 요청과 동일한 메모리 로우에 대한 메모리 접근 요청이 가장 먼저 처리되도록 스케줄링하는 것을 특징으로 하는 메모리 접근 스케줄링 방법
10 10
서로 메모리 접근 속도가 다른 제1메모리 및 제2메모리가 병행하여 주메모리로 이용되는 멀티코어 시스템에서, 상기 제1메모리에 대한 제1트랜잭션큐 또는 상기 제2메모리에 대한 제2트랜잭션큐에 메모리 접근 요청이 들어오는 단계; 및 상기 제1트랜잭션큐 또는 상기 제2트랜잭션큐에 들어온 메모리 접근 요청의 대상 메모리 종류, 접근 타입 또는 메모리 접근 요청 사이의 의존도에 따라 처리 순서를 결정하는 스케줄링 단계를 포함하고,상기 스케줄링 단계는:상기 제1트랜잭션큐에 들어있는 복수의 메모리 접근 요청 중 가장 최근에 처리된 접근 요청과 동일한 메모리 로우에 대한 메모리 접근 요청이 없는 경우 최소 마감기한을 갖는 메모리 접근 요청이 가장 먼저 처리되도록 스케줄링하는 것을 특징으로 하는 메모리 접근 스케줄링 방법
11 11
제10항에 있어서, 상기 제1트랜잭션큐에 들어오는 메모리 접근 요청에 대해서, 상기 메모리 접근 요청을 발행한 소스 코어에서 발행된 이전-메모리 접근 요청이 상기 제2트랜잭션큐에 존재하지 않는 경우 상기 메모리 접근 요청의 마감기한은 0으로 설정되고,상기 이전-메모리 접근 요청이 상기 제2트랜잭션큐에 존재하는 경우 상기 메모리 접근 요청의 마감기한은, 상기 메모리 접근 요청을 발행한 소스 코어에서 발행된 이후-메모리 접근 요청 중 가장 빨리 처리될 것으로 예상되는 접근 요청의 예상 처리 완료 시간으로 설정되는 것을 특징으로 하는 메모리 접근 스케줄링 방법
12 12
제8항 내지 제11항 중 어느 한 항에 있어서, 상기 제1메모리는 DRAM이고 상기 제2메모리는 NVRAM인 것을 특징으로 하는 메모리 접근 스케줄링 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 KAIST SW컴퓨팅산업원천기술개발사업(차세대컴퓨팅) 매니코어와 차세대 메모리 결합형 아키텍처의 자원관리 기술