| 1 |
1
의 원소 와 를 입력으로 하여 를 출력하는 기반의 덧셈기에 있어서,
상기 의 부호 비트인 와 상기 의 데이터 비트인 을 입력값으로 하여 배타적 논리합 연산을 수행하는 제 1 XOR 게이트;
상기 의 데이터 비트인 과 상기 의 부호 비트인 를 입력값으로 하여 배타적 논리합 연산을 수행하는 제 2 XOR 게이트;
상기 제 1 XOR 게이트의 출력값과 상기 제 2 XOR 게이트의 출력값을 입력값으로 하여 논리곱 연산을 수행하여 상기 의 부호 비트 를 생성하는 AND 게이트;
상기 과 을 입력값으로 하여 배타적 논리합 연산을 수행하는 제 3 XOR 게이트;
상기 제 1 XOR 게이트의 출력값과 상기 를 입력값으로 하여 배타적 논리합 연산을 수행하는 제 4 XOR 게이트; 및
상기 제 3 XOR 게이트의 출력값과 상기 제 4 XOR 게이트의 출력값을 입력값으로 하여 논리합 연산을 수행함으로써 상기 의 데이터 비트 을 생성하는 OR 게이트를 포함하는 기반의 덧셈기
|
| 2 |
2
제 1 항에 있어서,
상기 및 는
부호 비트 및 데이터 비트로 표현되고,
가 이고 을 라고 하며, 가 이고, 을 라고 할 경우, (, ) 및 (, )로 이루어지며,
상기 의 원소는 0의 값이 (0,0), 1의 값이 (0,1), 2의 값이 (1,1)의 비트 쌍으로 이루어지는 것을 특징으로 기반의 덧셈기
|
| 3 |
3
제 1 항에 있어서,
상기 덧셈기 상에서 상기 의 입력 원소가 일 경우,
상기 의 부호 비트는 상기 와 의 배타적 논리합 연산에 의해 결정되는 것을 특징으로 하는 기반의 덧셈기
|
| 4 |
4
의 원소 와 를 입력으로 하여 를 출력하는 기반의 곱셈기에 있어서,
상기 의 데이터 비트인 과 상기 의 데이터 비트인 를 입력값으로 하여 논리곱 연산을 수행하여 상기 의 데이터 비트 를 생성하는 제 1 AND 게이트;
상기 의 부호 비트인 와 상기 의 부호 비트인 을 입력값으로 하여 배타적 논리합 연산을 수행하는 XOR 게이트; 및
상기 제 1 AND 게이트의 출력값과 상기 XOR 게이트의 출력값을 입력값으로 하여 논리곱 연산을 수행하여 상기 의 부호 비트 를 생성하는 제 2 AND 게이트를 포함하는 기반의 곱셈기
|
| 5 |
5
제 4 항에 있어서,
상기 및 는
부호 비트 및 데이터 비트로 표현되고,
가 이고 을 라고 하며, 가 이고, 을 라고 할 경우, (, ) 및 (, )로 이루어지며,
상기 의 원소는 0의 값이 (0,0), 1의 값이 (0,1), 2의 값이 (1,1)의 비트 쌍으로 이루어지는 것을 특징으로 하는 기반의 곱셈기
|
| 6 |
6
의 원소 와 를 입력으로 하여 ()를 출력하는 기반의 덧셈 뺄셈 통합형 연산 장치에 있어서,
상기 의 부호에 따라 미리 결정된 제어 비트 , 상기 의 데이터 비트인 을 입력값으로 하여 논리곱 연산을 수행하는 제 1 AND 게이트;
상기 제 1 AND 게이트의 출력값과 상기 의 부호비트인 를 입력값으로 하여 배타적 논리합 연산을 수행하는 제 1 XOR 게이트;
상기 및 상기 의 부호 비트인 를 입력값으로 하여 배타적 논리합 연산을 수행하는 제 2 XOR 게이트;
상기 및 상기 의 데이터 비트인 을 입력값으로 하여 배타적 논리합 연산을 수행하는 제 3 XOR 게이트;
상기 제 1 XOR 게이트의 출력값과 상기 을 입력값으로 하여 배타적 논리합 연산을 수행하는 제 4 XOR 게이트;
상기 제 2 XOR 게이트의 출력값과 상기 제 1 XOR 게이트의 출력값을 입력값으로 하여 배타적 논리합 연산을 수행하는 제 5 XOR 게이트;
상기 제 2 XOR 게이트의 출력값과 상기 제 4 XOR 게이트의 출력값을 입력값으로 하여 상기 의 부호 비트인 의 값을 생성하는 제 2 AND 게이트; 및
상기 제 3 XOR 게이트의 출력값과 상기 제 5 XOR 게이트의 출력값을 입력값으로 하여 상기 의 부호 비트인 의 값을 생성하는 OR 게이트를 포함하는 기반의 덧셈 뺄셈 통합형 연산 장치
|
| 7 |
7
제 6 항에 있어서,
상기 제어 비트 은
상기 가 일 경우 제어 비트는 0이 되며, 일 경우 1의 값이 제어 비트인 것을 특징으로 하는 기반의 덧셈 뺄셈 통합형 연산 장치
|
| 8 |
8
제 6 항에 있어서,
상기 및 는
부호 비트 및 데이터 비트로 표현되고,
가 이고 을 라고 하며, 가 이고, 을 라고 할 경우, (, ) 및 (, )로 이루어지며,
상기 의 원소는 0의 값이 (0,0), 1의 값이 (0,1), 2의 값이 (1,1)의 비트 쌍으로 이루어지는 것을 특징으로 하는 기반의 덧셈 뺄셈 통합형 연산 장치
|
| 9 |
9
의 원소 와 를 입력으로 하여 ()를 출력하는 기반의 덧셈 뺄셈 통합형 연산 장치에 있어서,
상기 의 부호에 따라 미리 결정된 제어 비트 , 상기 의 부호 비트인 를 입력값으로 하여 배타적 논리합 연산을 수행하는 제 1 XOR 게이트;
상기 제 1 XOR 게이트의 출력값과 상기 의 데이터 비트인 을 입력값으로 하여 논리곱 연산을 수행하는 제 1 AND 게이트;
상기 및 상기 의 부호 비트인 를 입력값으로 하여 배타적 논리합 연산을 수행하는 제 2 XOR 게이트;
상기 및 상기 의 데이터 비트인 을 입력값으로 하여 배타적 논리합 연산을 수행하는 제 3 XOR 게이트;
상기 제 1 AND 게이트의 출력값과 을 입력값으로 하여 배타적 논리합 연산을 수행하는 제 4 XOR 게이트;
상기 제 2 XOR 게이트의 출력값과 상기 제 1 AND 게이트의 출력값을 입력값으로 하여 배타적 논리합 연산을 수행하는 제 5 XOR 게이트;
상기 제 4 XOR 게이트의 출력값과 상기 제 2 XOR 게이트의 출력값을 입력값으로 하여 논리곱 연산을 수행함으로써 상기 의 부호 비트인 의 값을 생성하는 제 2 AND 게이트; 및
상기 제 5 XOR 게이트의 출력값과 상기 제 3 XOR 게이트의 출력값을 입력값으로 하여 논리합 연산을 수행함으로써 상기 의 부호 비트인의 값을 생성하는 OR 게이트를 포함하는 기반의 덧셈 뺄셈 통합형 연산 장치
|
| 10 |
10
제 9 항에 있어서,
상기 제어 비트 은
상기 가 일 경우 제어 비트는 1이 되며, 일 경우 0의 값이 제어 비트인 것을 특징으로 하는 기반의 덧셈 뺄셈 통합형 연산 장치
|
| 11 |
11
제 9 항에 있어서,
상기 및 는
부호 비트 및 데이터 비트로 표현되고,
가 이고 을 라고 하며, 가 이고, 을 라고 할 경우, (, ) 및 (, )로 이루어지며,
상기 의 원소는 0의 값이 (0,0), 1의 값이 (0,1), 2의 값이 (1,1)의 비트 쌍으로 이루어지는 것을 특징으로 하는 기반의 덧셈 뺄셈 통합형 연산 장치
|
| 12 |
12
상에서 차수가 인 삼항 기약 다항식 을 사용하며, 상기 의 해가 일 때, 유한체 상의 두 원소 , 의 곱셈을 수행하여 직렬 곱셈 결과값 를 생성하는 MSB first 직렬 곱셈 장치에 있어서,
의 계수 , , 상기 삼항 기약 다항식의 계수로부터 생성되는 , 및 상기 삼항 기약 다항식의 계수에 따라 생성되는 를 입력으로 하여 과 을 생성하는 초기값 생성부;
에 의해 연산되는 의 계수 , 상기 초기값 생성부에 의해 생성된 과 , 직전의 루프에 의해 연산되는 , 및 직전의 루프에 의해 연산되는 중간 덧셈값 에 의해 제 1 치환 연산자 및 제 2 치환 연산자 값을 생성하는 전처리 연산부;
상기 전처리 연산부에서 생성된 제 1 치환 연산자 , 상기 의 계수 , , 및 를 입력으로 하여 의 결과값 을 생성하는 곱셈부;
이전 루프에서의 직렬 곱셈 결과값, 상기 제 2 치환 연산자 , 및 상기 곱셈부의 결과값을 입력으로 하여 덧셈 결과값을 생성하는 가산부; 및
상기 덧셈 결과값을 각 루프마다 임시 저장하여 상기 가산부에 출력하는 임시 저장 레지스터를 포함하는 MSB first 직렬 곱셈 장치
|
| 13 |
13
제 12 항에 있어서,
상기 초기값 생성부는
상기 과 상기 를 입력값으로 하여 곱셈 연산을 수행하는 제 1 곱셈기;
상기 제 1 곱셈기의 출력값과 상기 을 입력값으로 하여 덧셈 연산을 수행하여 을 생성하는 제 1 덧셈기; 및
상기 과 상기 를 입력값으로 하여 곱셈 연산을 수행하여 를 생성하는 제 2 곱셈기를 포함하는 것을 특징으로 하는 MSB first 직렬 곱셈 장치
|
| 14 |
14
제 12 항에 있어서,
상기 전처리 연산부는
상기 초기값 생성부에 의해 생성된 과 상기 를 입력값으로 하여 곱셈 연산을 수행하는 제 3 곱셈기;
상기 초기값 생성부에 의해 생성된 과 상기 를 입력값으로 하여 곱셈 연산을 수행하는 제 4 곱셈기;
상기 제 3 곱셈기의 출력값과 상기 임시 저장 레지스터의 출력값 를 입력값으로 하여 덧셈 연산을 수행하여 상기 제 2 치환 연산자 를 생성하는 제 2 덧셈기; 및
상기 제 4 곱셈기의 출력값과 상기 덧셈기의 출력값 를 입력으로 하여 덧셈 연산을 수행하여 상기 제 1 치환 연산자 를 생성하는 제 3 덧셈기를 포함하는 것을 특징으로 하는 MSB first 직렬 곱셈 장치
|
| 15 |
15
제 12 항에 있어서,
상기 의 결과값 는 하기의 식 1에 의해 연산되는 것을 특징으로 하는 MSB first 직렬 곱셈 장치
|
| 16 |
16
제 12 항에 있어서,
상기 덧셈 결과값 는 하기의 식 2에 의해 연산되는 것을 특징으로 하는 MSB first 직렬 곱셈 장치
|
| 17 |
17
제 12 항에 있어서,
상기 직렬 곱셈 결과값 는 에 의해 연산되되,
상기 는 에 의해 연산되는 것을 특징으로 하는 MSB first 직렬 곱셈 장치
|
| 18 |
18
제 12 항에 있어서,
상기 유한체 상의 두 원소 , 의 계수 및 는
상의 계수값이 {0
|
| 19 |
19
제 12 항에 있어서,
상기 제 1 치환 연산자 는
번째 루프에서의 제 1 치환 연산자를 로 표현하되,
상기 번째 루프에서의 제 1 치환 연산자는 에 의해 연산되는 것을 특징으로 하는 MSB first 직렬 곱셈 장치
|
| 20 |
20
제 12 항에 있어서,
상기 제 2 치환 연산자 는
번째 루프에서의 제 2 치환 연산자를 로 표현하되,
상기 번째 루프에서의 제 2 치환 연산자는 에 의해 연산되는 것을 특징으로 하는 MSB first 직렬 곱셈 장치
|
