맞춤기술찾기

이전대상기술

고속 아날로그 논리곱 회로 및 이를 적용한 위상 검출기

  • 기술번호 : KST2015131003
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 고속 아날로그 논리곱 회로가 개시된다. 고속 아날로그 논리곱 회로는, 게이트단자 및 제1단자에는 각각 제1입력신호 및 제1전류원의 출력전류가 입력되고 제2단자는 제1공통노드에 연결되는 제1PMOS 트랜지스터, 게이트단자에는 반전된 제1입력신호가 입력되고 제1단자는 제1PMOS 트랜지스터의 제1단자에 접속되는 제2PMOS 트랜지스터, 게이트단자에는 제2입력신호가 입력되고 제1단자 및 제2단자는 각각 제2PMOS 트랜지스터의 제2단자 및 제1공통노드에 연결되는 제3PMOS 트랜지스터, 게이트단자에는 반전된 제2입력신호가 입력되고 제1단자 및 제2단자는 각각 제2PMOS 트랜지스터의 제2단자 및 제2공통노드에 연결되는 제4PMOS 트랜지스터, 게이트단자에는 제2입력신호가 입력되고 제1단자는 제1공통노드에 연결되는 제1NMOS 트랜지스터, 게이트단자에는 반전된 제2입력신호가 입력되고 제1단자 및 제2단자는 각각 제2공통노드 및 제1NMOS 트랜지스터의 제2단자에 연결되는 제2NMOS 트랜지스터, 게이트단자에는 제1입력신호가 입력되고 제1단자 및 제2단자는 각각 제1PMOS 트랜지스터의 제2단자 및 제2전류원에 연결되는 제3NMOS 트랜지스터, 게이트단자에는 반전된 제1입력신호가 입력되고, 제1단자 및 제2단자는 각각 제2공통노드 및 제2전류원에 연결되는 제4NMOS 트랜지스터, 일단은 소정의 전압레벨의 직류전원에 연결되고 타단은 각각 제1공통노드 및 제2공통노드에 연결되는 복수의 저항을 갖는다.
Int. CL G06F 7/52 (2006.01)
CPC H03K 19/0948(2013.01)
출원번호/일자 1020050030103 (2005.04.11)
출원인 고려대학교 산학협력단
등록번호/일자 10-0611315-0000 (2006.08.03)
공개번호/일자
공고번호/일자 (20060810) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.04.11)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김철우 대한민국 서울 노원구
2 윤석수 대한민국 경남 창원시
3 곽영호 대한민국 서울 마포구
4 이인호 대한민국 경기 안양시 만안구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 현종철 대한민국 서울특별시 중구 다산로 **, *층 특허법인충현 (신당동, 두지빌딩)
2 권혁성 대한민국 서울특별시 서초구 서초중앙로 ***, *층 (서초동, 신한국빌딩)(특허법인 이노)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2005.04.11 수리 (Accepted) 1-1-2005-0188554-00
2 공지예외적용주장대상(신규성,출원시의특례)증명서류제출서
Submission of Document Verifying Exclusion from Being Publically Known (Novelty, Special Provisions for Application)
2005.04.12 수리 (Accepted) 1-1-2005-5045200-27
3 대리인해임신고서
Report on Dismissal of Agent
2006.03.14 수리 (Accepted) 1-1-2006-0176998-66
4 선행기술조사의뢰서
Request for Prior Art Search
2006.05.11 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search
2006.06.13 수리 (Accepted) 9-1-2006-0035918-60
6 등록결정서
Decision to grant
2006.07.29 발송처리완료 (Completion of Transmission) 9-5-2006-0442775-56
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2007.03.22 수리 (Accepted) 4-1-2007-5043540-16
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.03.05 수리 (Accepted) 4-1-2008-5034712-96
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.06.09 수리 (Accepted) 4-1-2009-5111177-32
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.08.12 수리 (Accepted) 4-1-2010-5149278-93
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.02.11 수리 (Accepted) 4-1-2014-5018243-16
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.04.22 수리 (Accepted) 4-1-2014-5049934-62
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
게이트단자에는 제1입력신호가 입력되고, 제1단자로 제1전류원의 출력전류가 입력되며, 제2단자는 제1공통노드에 연결되는 제1PMOS 트랜지스터;게이트단자에는 상기 제1입력신호의 반전신호가 입력되고, 제1단자는 상기 제1PMOS 트랜지스터의 제1단자에 접속되는 제2PMOS 트랜지스터;게이트단자에는 제2입력신호가 입력되고, 제1단자는 상기 제2PMOS 트랜지스터의 제2단자에 접속되며, 제2단자는 상기 제1공통노드에 연결되는 제3PMOS 트랜지스터;게이트단자에는 상기 제2입력신호의 반전신호가 입력되고, 제1단자는 상기 제2PMOS 트랜지스터의 제2단자에 연결되며, 제2단자는 제2공통노드에 연결되는 제4PMOS 트랜지스터;게이트단자에는 상기 제2입력신호가 입력되고, 제1단자는 상기 제1공통노드에 연결되는 제1NMOS 트랜지스터;게이트단자에는 상기 제2입력신호의 반전신호가 입력되고, 제1단자는 상기 제2공통노드에 연결되며, 제2단자는 상기 제1NMOS 트랜지스터의 제2단자에 접속되는 제2NMOS 트랜지스터;게이트단자에는 상기 제1입력신호가 입력되고, 제1단자는 상기 제1PMOS 트랜지스터의 제2단자에 접속되며, 제2단자는 제2전류원에 연결되는 제3NMOS 트랜지스터;게이트단자에는 상기 제1입력신호의 반전신호가 입력되고, 제1단자는 상기 제2공통노드에 연결되며, 제2단자는 상기 제2전류원에 연결되는 제4NMOS 트랜지스터;일단은 소정의 전압레벨의 직류전원에 연결되고 타단은 상기 제1공통노드에 연결되는 제1저항; 및일단은 상기 제1저항에 연결된 직류전원에 연결되고 타단은 상기 제2공통노드에 연결되는 제2저항;을 포함하는 것을 특징으로 하는 고속 아날로그 논리곱 회로
2 2
제1클럭신호 및 제2클럭신호를 입력받아 논리곱연산을 수행하는 제1논리곱 회로;입력신호 및 상기 입력신호의 반전신호를 입력받아 논리연산을 수행하는 전단 래치;제3클럭신호 및 제4클럭신호를 입력받아 논리곱연산을 수행하는 제2논리곱 회로;상기 제1논리곱 회로의 출력신호를 입력받아 일시저장하는 제1전류모드로직 버퍼;상기 전단 래치의 출력신호를 입력받아 일시저장하는 제2전류모드로직 버퍼;상기 제2논리곱 회로의 출력신호를 입력받아 일시저장하는 제3전류모드로직 버퍼;상기 제1전류모드로직 버퍼 및 상기 제2전류모드로직 버퍼의 출력신호를 입력받아 논리곱연산을 수행하는 제3논리곱 회로;상기 제3전류모드로직 버퍼의 출력신호를 입력받아 일시저장하는 제4전류모드로직 버퍼; 및상기 제3논리곱 회로 및 상기 제4전류모드로직 회로의 출력신호를 입력받아 논리합연산을 수행하는 논리합 회로;를 포함하며,상기 논리곱 회로는,게이트단자에는 제1입력신호가 입력되고, 제1단자로 제1전류원의 출력전류가 입력되며, 제2단자는 제1공통노드에 연결되는 제1PMOS 트랜지스터;게이트단자에는 상기 제1입력신호의 반전신호가 입력되고, 제1단자는 상기 제1PMOS 트랜지스터의 제1단자에 접속되는 제2PMOS 트랜지스터;게이트단자에는 제2입력신호가 입력되고, 제1단자는 상기 제2PMOS 트랜지스터의 제2단자에 접속되며, 제2단자는 상기 제1공통노드에 연결되는 제3PMOS 트랜지스터;게이트단자에는 상기 제2입력신호의 반전신호가 입력되고, 제1단자는 상기 제2PMOS 트랜지스터의 제2단자에 연결되며, 제2단자는 제2공통노드에 연결되는 제4PMOS 트랜지스터;게이트단자에는 상기 제2입력신호가 입력되고, 제1단자는 상기 제1공통노드에 연결되는 제1NMOS 트랜지스터;게이트단자에는 상기 제2입력신호의 반전신호가 입력되고, 제1단자는 상기 제2공통노드에 연결되며, 제2단자는 상기 제1NMOS 트랜지스터의 제2단자에 접속되는 제2NMOS 트랜지스터;게이트단자에는 상기 제1입력신호가 입력되고, 제1단자는 상기 제1PMOS 트랜지스터의 제2단자에 접속되며, 제2단자는 제2전류원에 연결되는 제3NMOS 트랜지스터;게이트단자에는 상기 제1입력신호의 반전신호가 입력되고, 제1단자는 상기 제2공통노드에 연결되며, 제2단자는 상기 제2전류원에 연결되는 제4NMOS 트랜지스터;일단은 소정의 전압레벨의 직류전원에 연결되고 타단은 상기 제1공통노드에 연결되는 제1저항; 및일단은 상기 제1저항에 연결된 직류전원에 연결되고 타단은 상기 제2공통노드에 연결되는 제2저항;을 포함하는 것을 특징으로 하는 고속 아날로그 논리곱 회로를 적용한 위상 검출기
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.