| 1 |
1
일측 전극이 반도체 기판으로 형성되는 엠아이에스 캐패시터에 있어서,전기전도성을 갖는 반도체 기판으로 형성되며, 하면으로 전기신호가 출입하는 캐패시터 하부전극;상기 캐패시터 하부전극 상에 형성되는 절연층;상기 절연층 상에 형성되며, 상면으로 상기 전기신호가 출입하는 캐패시터 상부전극; 및상기 캐패시터 하부전극의 하면과 상면 사이를 통과하는 상기 전기신호가 상기 캐패시터 하부전극의 측면을 따라 전달되도록, 상기 캐패시터 하부전극의 측면에 형성된 제1 도전체층을 포함하며,상기 제1 도전체층은전기전도도가 상기 캐패시터 하부전극의 전기전도도보다 높은 엠아이에스 캐패시터
|
| 2 |
2
청구항 1에 있어서,상기 절연층은상기 캐패시터 하부전극의 면적과 동일한 면적을 갖도록 형성되며,상기 캐패시터 상부전극은상기 절연층의 면적보다 작은 면적을 갖도록 형성되고,상기 제1 도전체층은상기 절연층의 측면에 더 형성되는 엠아이에스 캐패시터
|
| 3 |
3
청구항 2에 있어서,상기 제1 도전체층에 연결되며, 상기 캐패시터 하부전극의 하면에 형성되어, 상기 전기신호가 출입하는 제3 도전체층을 더 포함하는 엠아이에스 캐패시터
|
| 4 |
4
청구항 2에 있어서,상기 절연층은상기 캐패시터 하부전극의 면적보다 작은 면적을 갖도록 형성되며,상기 제1 도전체층을 따라 전달되는 상기 전기신호가 상기 캐패시터 하부전극의 상면을 따라 상기 캐패시터 상부전극 방향으로 전달될 수 있도록, 상기 제1 도전체층에 전기적으로 연결되며, 상기 캐패시터 하부전극 상면의 상기 절연층이 형성되지 않은 영역에 형성되는 제2 도전체층을 더 포함하며,상기 제2 도전체층은 전기전도도가 상기 캐패시터 하부전극의 전기전도도보다 높은 엠아이에스 캐패시터
|
| 5 |
5
청구항 4에 있어서,상기 제1 도전체층에 연결되며, 상기 캐패시터 하부전극의 하면에 형성되어, 상기 전기신호가 출입하는 제3 도전체층을 더 포함하는 엠아이에스 캐패시터
|
| 6 |
6
청구항 2에 있어서,상기 캐패시터 상부전극은상기 절연층 상에 서로 이격되어 복수개 형성되는 엠아이에스 캐패시터
|
| 7 |
7
청구항 5에 있어서,상기 절연층은상기 캐패시터 하부전극 상에 서로 이격되어 복수개 형성되고, 상기 캐패시터 상부전극은상기 복수의 절연층 마다 적어도 하나 이상 형성되는 엠아이에스 캐패시터
|
