맞춤기술찾기

이전대상기술

FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 장치 및 방법

  • 기술번호 : KST2022007466
  • 담당센터 : 부산기술혁신센터
  • 전화번호 : 051-606-6561
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 몽고메리 사다리 방식에서 사용되는 연산을 스케줄링하고 개선된 모듈러 연산 방법으로 효율적으로 계산할 수 있도록 한 FPGA(Field Programmable Gate Array)를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 장치 및 방법에 관한 것으로, 타원곡선암호 스칼라 곱셈을 위한 몽고메리 사다리 스칼라 1비트 연산 스케줄링을 위한 몽고메리 사다리 스칼라 1비트 곱셈기가,몽고메리 사다리 스칼라 1비트 연산을 파이프라인 구조로 구현하는 스케줄러;n비트 모듈러 덧셈을 d 스테이지 파이프라인 구조로 구현하는 파이프라인 모듈러 덧셈/뺄셈기;최대 256비트까지 n 비트 모듈러 곱셈을 10 스테이지 파이프라인 구조로 구현하는 모듈러 곱셈기;를 포함하는 것이다.
Int. CL G06F 21/72 (2013.01.01) G06F 21/76 (2013.01.01) G06F 7/72 (2006.01.01) H04L 9/30 (2006.01.01)
CPC G06F 21/72(2013.01) G06F 21/76(2013.01) G06F 7/722(2013.01) G06F 7/725(2013.01) H04L 9/3066(2013.01) G06F 2207/3884(2013.01)
출원번호/일자 1020200158242 (2020.11.23)
출원인 부산대학교 산학협력단
등록번호/일자
공개번호/일자 10-2022-0071047 (2022.05.31) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.11.23)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 부산대학교 산학협력단 대한민국 부산광역시 금정구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김호원 부산광역시 사하구
2 아왈루딘 아셉 무하마드 부산광역시 금정구
3 윤영여 부산광역시 금정구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 오위환 대한민국 서울특별시 서초구 강남대로**길 **, *층 (반포동, 새로나빌딩)(스카이특허법률사무소)
2 정기택 대한민국 서울특별시 서초구 강남대로**길 **, *층 (반포동, 새로나빌딩)(스카이특허법률사무소)
3 나성곤 대한민국 서울특별시 서초구 강남대로**길 **, *층 (반포동, 새로나빌딩)(스카이특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2020.11.23 수리 (Accepted) 1-1-2020-1259787-16
2 의견제출통지서
Notification of reason for refusal
2021.12.06 발송처리완료 (Completion of Transmission) 9-5-2021-0957428-71
3 [지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서
2022.02.03 수리 (Accepted) 1-1-2022-0122717-08
4 [지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서
2022.03.07 수리 (Accepted) 1-1-2022-0250024-90
5 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
2022.04.05 수리 (Accepted) 1-1-2022-0363265-03
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2022.04.05 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2022-0363266-48
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
타원곡선암호 스칼라 곱셈을 위한 몽고메리 사다리 스칼라 1비트 연산 스케줄링을 위한 몽고메리 사다리 스칼라 1비트 곱셈기가,몽고메리 사다리 스칼라 1비트 연산을 파이프라인 구조로 구현하는 스케줄러;n비트 모듈러 덧셈을 d 스테이지 파이프라인 구조로 구현하는 파이프라인 모듈러 덧셈/뺄셈기;최대 256비트까지 n 비트 모듈러 곱셈을 10 스테이지 파이프라인 구조로 구현하는 모듈러 곱셈기;를 포함하는 것을 특징으로 하는 FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 장치
2 2
제 1 항에 있어서, 모듈러 곱셈기는 디지털 신호 처리 장치를 사용한 mixed 카라추바 알고리즘의 중간 곱셈 연산,중간 곱셈 결과를 매핑하여 누산 및 누산된 결과를 모듈러 공간으로 축소하는 과정을 수행하는 것을 특징으로 하는 FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 장치
3 3
제 1 항에 있어서, 스케줄러는,의 몽고메리 사다리 알고리즘에서 스칼라 1비트 연산(4, 5 과정)에 대해 파이프라인 구조로 스케줄링을 하고,4, 5 과정에서 점 (P, Q, R)에 대한 연산을 점 (P, Q+R, 2R) = (P, S, T)로 매핑하고 자코비안 좌표계로 변환한 알고리즘으로 스케줄링을 하는 것을 특징으로 하는 FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 장치
4 4
몽고메리 알고리즘 스케줄러, 모듈러 덧셈기, 모듈러 곱셈기를 포함하는 타원곡선암호 스칼라 곱셈을 위한 연산 장치에서의 몽고메리 사다리를 이용한 스칼라 1비트 연산을 위하여,모듈러 곱셈기가 디지털 신호 처리 장치를 사용해 mixed 카라추바 알고리즘의 부분 곱셈 연산하는 단계;중간 곱셈 결과를 매핑하여 누산하는 단계;누산된 결과를 모듈러 공간으로 값을 축소하는 단계;를 포함하는 것을 특징으로 하는 FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 방법
5 5
제 4 항에 있어서, 모듈러 곱셈기가,디지털 신호 처리 장치(Digital Signal Processing, DSP)를 사용한 부분 곱셈 연산(Stage 1~4)과, 중간 곱셈 결과를 누산(Stage 5~7)과, 누산된 결과를 모듈러 공간으로 축소(Stage 8~10)하는 부분으로 구성되는 10 스테이지 파이프라인 구조를 갖는 것을 특징으로 하는 FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 방법
6 6
제 5 항에 있어서, 모듈러 곱셈기는,으로 연산을 하고,Stage 1에서는 16 비트 리플 캐리 덧셈기(Ripple Carry Adder, RCA)를 사용해서 , 에 대해서 , 를 계산하고, 이고 b는 기수를 나타내는 것을 특징으로 하는 FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 방법
7 7
제 6 항에 있어서, Stage 1-2에서는 16비트 곱셈기를 사용해 에 대해서 를 계산하고,Stage 2-3에서는 17비트 MACC(Multiply and Accumulate)를 사용해서 Stage 1에서 16비트 RCA로 연산한 와 를 곱하고 Stage 1-2에서 연산한 를 가져와 연산하여 최종적으로 , 에 대해서 를 계산하는 것을 특징으로 하는 FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 방법
8 8
제 7 항에 있어서, Stage 4에서는 34비트 덧셈기를 사용해서 Stage 2-3에서 17비트 MACC로 연산한 결과에 를 연산하여 를 계산하는 것을 특징으로 하는 FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 방법
9 9
제 8 항에 있어서, Stage 5-7에서는 Stage 1-2에서 계산한 결과와 를 계산한 중간 곱셈 결과를 가지고 배열하고 덧셈하여 최종적으로, 를 연산하는 것을 특징으로 하는 FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 방법
10 10
제 9 항에 있어서, 중간 곱셈 결과를 누산할 때 캐리 저장 덧셈기 트리(Carry Save Adder Tree, CSAT)를 사용하고,Stage 8-10에서는 곱셈 결과를 모듈러 공간에 따라 축소하는 것을 특징으로 하는 FPGA를 이용한 타원곡선암호 스칼라 곱셈을 위한 연산 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 부산대학교 산학협력단 정보보호핵심원천기술개발(R&D) 스마트공장 네트워크 인프라용 보안 칩 및 실시간 제어프로토콜 보안 기술 개발
2 과학기술정보통신부 부산대학교 산학협력단 에너지클라우드기술개발(과기정통부)(R&D) 에너지 클라우드용 양자내성 암호 및 칩, CPS 프로토콜 연동 보안 기술 연구