1 |
1
반도체 기판 상에 제 1 절연막을 형성하는 단계;상기 제 1 절연막 상에 제 1 전극 및 제 2 절연막을 적어도 한층 이상 교대로 증착하는 단계;상기 제 2 절연막 상에 금속 산화막을 형성하는 단계; 및 상기 금속 산화막 상에 제 2 전극을 형성하는 단계;를 포함하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
2 |
2
제 1 항에 있어서, 상기 제 1 절연막은, 실리콘 산화막, 실리콘 질화막 중 하나를 사용하는 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
3 |
3
제 1 항에 있어서, 상기 제 1 전극은,Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt 및 이들의 조합으로 이루어진 군, Si, WSix, NiSix, CoSix 또는 TiSix에서 선택된 어느 하나인 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
4 |
4
제 1 항에 있어서, 상기 제 2 절연막은, SiO2인 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
5 |
5
제 1 항에 있어서, 상기 제 1 전극 및 상기 제 2 절연막을 증착하는 단계에서, 상기 제 1 전극 및 상기 제 2 절연막을 패터닝 및 식각하는 단계;를 더 수행하는 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
6 |
6
제 1 항에 있어서, 상기 금속 산화막은, TiO2, Ta2O5, ZrO2 또는 HfO2 중 어느 하나인 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
7 |
7
제 1 항 또는 제 6 항에 있어서, 상기 금속 산화막은, 물리적 기상 증착법(Physical Vapordeposition: PVD), 화학적 기상 증착법(Chemical Vapor Deposition: CVD), 스퍼터링(Sputtering), 펄스 레이저 증착법(Pulsed Laser Deposition: PLD), 증발법(Thermal Evaporation), 전자빔 증발법(Electron Beam Evaporation), 원자층 증착법(Atomic Layer Deposition: ALD) 및 분자선 에피택시 증착법(Molecular Beam Epitaxy: MBE) 중 어느 하나를 이용하여 형성시키는 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
8 |
8
제 1 항 또는 제 6 항에 있어서, 상기 금속 산화막은, 2㎚ 내지 100㎚의 두께를 가지도록 형성하는 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
9 |
9
제 1 항 또는 제 5 항에 있어서, 상기 금속 산화막은, 상기 제 2 절연막의 상부, 교대로 증착되어 패터닝 및 식각된 후의 상기 제 1 전극 및 제 2 절연막의 측면 및 패터닝 및 식각된 후의 상기 제 1 절연막 상에 형성되는 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
10 |
10
제 9 항에 있어서, 상기 금속 산화막을 형성하는 단계 이후에, 상기 반도체 기판에 대해 열처리를 수행하는 단계;를 더 수행하는 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
11 |
11
제 10 항에 있어서, 상기 열처리는 100℃ 내지 1000℃에서 수행하는 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
12 |
12
제 1 항에 있어서, 상기 제 2 전극은, Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt 및 이들의 조합으로 이루어진 군과 Si, WSix, NiSix, CoSix 또는 TiSix에서 선택된 어느 하나인 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
13 |
13
제 1 항에 있어서, 상기 제 2 전극은, 상기 금속 산화막 상에 전극 물질로 사용될 제 2 전도막을 증착하고 패팅닝하여 형성하는 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
14 |
14
제 13 항에 있어서, 상기 금속 산화막 상에 제 2 전극을 형성하는 단계 이후에, 상기 금속 산화막 및 상기 제 2 절연막을 식각하여 상기 제 1 전극을 노출시키는 컨택홀을 형성하는 단계;를 더 수행하는 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자 제조방법
|
15 |
15
반도체 기판;상기 반도체 기판 상에 형성된 제 1 절연막;상기 제 1 절연막 상에 형성된 제 1 전극 및 제 2 절연막;상기 제 2 절연막 상에 형성된 금속 산화막; 상기 금속 산화막 상에 형성된 제 2 전극;으로 구성되되, 상기 제 1 전극 및 상기 제 2 절연막은 적어도 한 층 이상 교대로 증착되어 형성된 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자
|
16 |
16
제 15 항에 있어서, 상기 제 1 전극 및 상기 제 2 절연막은, 패터닝 및 식각되고, 상기 금속 산화막은, 상기 제 2 절연막의 상부, 교대로 증착되어 패터닝 및 식각된 후의 상기 제 1 전극 및 제 2 절연막의 측면 및 패터닝 및 식각된 후의 상기 제 1 절연막 상에 형성되는 것을 특징으로 하는 3D 적층 구조를 이용한 비휘발성 저항 스위칭 메모리 소자
|