| 1 |
1
이전 단의 캐리 신호(CR)가 인가되는 입력 트랜지스터를 포함하는 입력부;제1 클럭 신호(CLKo)가 인가되어 출력 신호를 생성하는 풀업 트랜지스터를 포함하는 풀업부;교번적으로 온오프되어 출력 노드를 제1 접지전압(VSS)에 연결하는 제1 풀다운 트랜지스터 및 제2 풀다운 트랜지스터를 포함하는 듀얼 풀다운부;상기 출력 노드가 풀업되는 경우, 상기 제1 풀다운 트랜지스터 및 상기 제2 풀다운 트랜지스터가 켜지지 않도록 제어하는 풀다운 제어부; 및상기 출력 노드가 상기 제1 접지전압으로 유지되는 경우, 주기적으로 출력 캐리 전압을 상기 제1 접지전압 보다 더 낮게 만들어 다음 단의 출력을 안정화시키는 캐리 조절부;를 포함하는 산화물 박막 트랜지스터 기반의 게이트 드라이버
|
| 2 |
2
제1항에 있어서,상기 입력 트랜지스터의 소스 단자는 상기 풀업 트랜지스터의 게이트 단자에 연결되고, 상기 입력 트랜지스터의 게이트 단자에는 상기 제1 클럭 신호와 위상은 동일하고 전압 레벨이 다른 제2 클럭 신호(CLK)가 인가되며, 상기 입력 트랜지스터의 게이트 단자는 제1 커패시터를 거쳐 상기 풀업 트랜지스터의 게이트 단자에 연결되어 상기 풀업 트랜지스터가 오프되는 경우 커플링 현상에 의해 상기 풀업 트랜지스터의 게이트 단자에 소스 단자보다 낮은 전압이 인가되는 것을 특징으로 하는 산화물 박막 트랜지스터 기반의 게이트 드라이버
|
| 3 |
3
제2항에 있어서,상기 풀업 트랜지스터의 소스 단자는 상기 출력 노드에 연결되고, 상기 풀업 트랜지스터의 게이트 단자와 소스 단자 사이에 제2 커패시터가 연결되어, 부트스트래핑 효과에 의해 상기 풀업 트랜지스터의 게이트 단자에 인가되는 전압이 상승하여 상기 풀업 트랜지스터가 선형모드로 동작하는 것을 특징으로 하는 산화물 박막 트랜지스터 기반의 게이트 드라이버
|
| 4 |
4
제2항에 있어서,상기 제1 풀다운 트랜지스터의 게이트 단자에는 상기 제2 클럭 신호가 인가되고,상기 제2 풀다운 트랜지스터의 게이트 단자에는 상기 풀다운 제어부가 연결되는 것을 특징으로 하는 산화물 박막 트랜지스터 기반의 게이트 드라이버
|
| 5 |
5
제2항에 있어서, 상기 풀다운 제어부는,드레인 단자에 전원전압(VDD)이 인가되고, 게이트 단자에 상기 제2 클럭 신호와 반전된 전압파형을 갖는 제3 클럭 신호(CLKB)가 인가되는 제1 제어 트랜지스터; 및게이트 단자에 상기 풀업 트랜지스터의 게이트 단자가 연결되고, 드레인 단자에 상기 제1 제어 트랜지스터의 소스 단자가 연결되며, 소스 단자에 상기 제1 접지전압이 인가되는 제2 제어 트랜지스터;를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 기반의 게이트 드라이버
|
| 6 |
6
제5항에 있어서,상기 제2 풀다운 트랜지스터의 게이트 단자는 상기 제1 제어 트랜지스터의 소스 단자와 상기 제2 제어 트랜지스터의 드레인 단자에 연결되는 것을 특징으로 하는 산화물 박막 트랜지스터 기반의 게이트 드라이버
|
| 7 |
7
제5항에 있어서, 상기 캐리 조절부는,게이트 단자에 상기 제3 클럭 신호가 인가되고, 드레인 단자에 출력 노드가 연결되며, 소스 단자에 다음 단의 캐리 노드가 연결되는 제1 캐리 조절 트랜지스터; 및게이트 단자에 상기 제2 클럭 신호가 인가되고, 드레인 단자에 다음 단의 캐리 노드가 연결되며, 소스 단자에 제2 접지전압(VSSL)이 인가되는 제2 캐리 조절 트랜지스터;를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 기반의 게이트 드라이버
|
| 8 |
8
제7항에 있어서,상기 제2 접지전압은 상기 제2 클럭 신호의 낮은 전압 레벨보다 높은 것을 특징으로 하는 산화물 박막 트랜지스터 기반의 게이트 드라이버
|
| 9 |
9
제7항에 있어서,상기 제1 클럭 신호의 낮은 전압 레벨은 상기 제1 접지전압과 동일하고, 상기 제2 클럭 신호와 상기 제3 클럭 신호의 낮은 전압 레벨은 서로 동일하되, 상기 제2 접지전압보다 낮은 것을 특징으로 하는 산화물 박막 트랜지스터 기반의 게이트 드라이버
|
