| 1 |
1
제1기판;상기 제1기판 내에 형성된 하부전극;상기 제1기판 상에 배치되고 상기 하부전극을 노출시키는 절연층 패턴; 상기 제1기판 및 상기 절연층 패턴 상에 배치된 제2기판; 및상기 하부전극과 대향하도록 상기 제2기판에 형성된 상부전극;을 구비하는, 관성센서
|
| 2 |
2
제1항에 있어서, 상기 하부전극의 상부면과 상기 제1기판의 상부면은 동일한 레벨을 가지는, 관성센서
|
| 3 |
3
제1항에 있어서,상기 상부전극은 상기 하부전극 상에서 위치가 변동될 수 있도록 상기 하부전극 상에 이격되어 배치되는, 관성센서
|
| 4 |
4
제1항에 있어서,상기 제1기판과 상기 제2기판은 실리콘 기판이고, 상기 절연층 패턴은 상기 제1기판 상에 성장된 열실리콘산화층의 패턴인, 관성센서
|
| 5 |
5
제4항에 있어서,상기 절연층 패턴 및 상기 제2기판은 에스오아이(SOI, Silicon On Insulator) 접합 구조를 이루는, 관성센서
|
| 6 |
6
제1항에 있어서,상기 제1기판은 제1도전형의 물질을 포함하며, 상기 하부전극 및 상기 상부전극은 상기 제1도전형의 반대인 제2도전형의 물질을 포함하는, 관성센서
|
| 7 |
7
제6항에 있어서,상기 제1도전형 또는 상기 제2 도전형은 n형 또는 p형 중 어느 하나인, 관성센서
|
| 8 |
8
제1항에 있어서,상기 제2기판 상에 배치된 패키징 캡층; 및 상기 패키징 캡층과 상기 제2기판 사이에 개재되는 솔더접합층을 더 구비하는, 관성 센서
|
| 9 |
9
제8항에 있어서, 상기 솔더접합층은 금, 은, 구리, 주석, 인듐 및 실리콘 중에서 적어도 하나 이상을 포함하여 이루어진, 관성센서
|
| 10 |
10
제1항에 있어서, 상기 제1기판 또는 상기 절연층 패턴을 관통하여 상기 하부전극 또는 상기 상부전극을 외부와 전기적으로 연결하는 관통전극을 더 구비하는, 관성센서
|
| 11 |
11
제1기판을 준비하는 단계;상기 제1기판 내에 하부전극을 형성하는 단계;상기 제1기판 상에 배치되고, 상기 하부전극을 노출시키는 절연층 패턴을 형성하는 단계;상기 제1기판 및 상기 절연층 패턴 상에 제2기판을 형성하는 단계; 및상기 하부전극과 대향하도록 상기 제2기판에 상부전극을 형성하는 단계;를 포함하는, 관성센서의 제조방법
|
| 12 |
12
제11항에 있어서,상기 제1기판 상에 배치되고, 상기 하부전극을 노출시키는 절연층 패턴을 형성하는 단계;는상기 제1기판 상에 절연층을 성장시키는 단계; 및상기 하부전극과 상기 상부전극 사이에 개재되는 상기 절연층의 일부를 제거하여 상기 절연층 패턴을 형성하는 단계;를 포함하는, 관성센서의 제조방법
|
| 13 |
13
제11항에 있어서,제1기판은 제1도전형의 물질을 포함하고, 상기 제1기판 내에 하부전극을 형성하는 단계;는상기 제1기판 내에 상기 제1도전형의 반대인 제2도전형의 물질을 주입하는 단계; 및 상기 제1기판을 열처리하는 단계;를 포함하는, 관성센서의 제조방법
|
| 14 |
14
제13항에 있어서,상기 제2기판에 상부전극을 형성하는 단계;는 상기 제2기판에 상기 제1도전형의 반대인 제2도전형의 물질을 주입하는 단계; 및상기 제2기판을 열처리하는 단계;를 포함하는, 관성센서의 제조방법
|
| 15 |
15
제13항 또는 제14항에 있어서,상기 하부전극 또는 상기 상부전극에서 상기 제2도전형의 물질의 농도는 1E17/cm3 보다 큰, 관성센서의 제조방법
|
| 16 |
16
제11항에 있어서,상기 제2기판 상에 패키징 캡층을 형성하는 단계; 및상기 제1기판 또는 상기 절연층 패턴을 관통하는 관통전극을 형성하는 단계;를 더 포함하는, 관성센서의 제조방법
|
| 17 |
17
제16항에 있어서,상기 관통전극을 형성하는 단계 또는 상기 패키징 캡층을 형성하는 단계 이전에, 상기 제1기판 또는 상기 제2기판을 박형화(thinning)하는 단계;를 더 포함하는, 관성센서의 제조방법
|
