| 3 |
3
제1 평면 상에, 일 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제1 선택용 배선;상기 제1 평면의 상부에 이격되어 형성되어 있는 제2 평면 상에, 상기 제1 선택용 배선의 형성방향과 교차하는 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제2 선택용 배선;상기 제2 평면의 상부에 이격되어 형성되어 있는 제3 평면 상에, 상기 제1 선택용 배선의 형성방향과 동일한 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제3 선택용 배선;상기 제1 선택용 배선과 제2 선택용 배선의 사이에 배치되며, 하단부는 상기 제1 선택용 배선과 연결되고 상단부는 상기 제2 선택용 배선과 연결되는 복수의 제1 메모리 셀; 및상기 제2 선택용 배선과 제3 선택용 배선의 사이에 배치되며, 하단부는 상기 제2 선택용 배선과 연결되고 상단부는 상기 제3 선택용 배선과 연결되는 복수의 제2 메모리 셀;을 포함하며,상기 제1 메모리 셀과 제2 메모리 셀은 자화 방향이 전환될 수 있는 자화 자유층, 제1 절연층, 자화 방향이 고정되어 있는 자화 고정층, 제2 절연층 및 전도층이 순차적으로 적층되어 있는 이중 터널 접합(double tunnel junction, DTJ) 구조를 갖는 것을 특징으로 하는 자기 메모리 소자에 정보를 기록하는 방법으로,상기 자화 자유층의 자화 방향을 전환시키는 최소의 전압을 임계 전압(Vth)이라 할 때,정보를 기록하고자 선택된 메모리 셀이 제1 메모리 셀 중 어느 하나인 경우,상기 선택된 메모리 셀과 연결된 제1 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선에는 V11의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제1 선택용 배선에는 V12의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V13의 전압을 인가하고, 상기 제3 선택용 배선에는 V14의 전압을 인가하거나,상기 선택된 메모리 셀과 연결된 제2 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제1 선택용 배선에는 V15의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V16의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제1 선택용 배선에는 V17의 전압을 인가하고, 상기 제3 선택용 배선에는 V18의 전압을 인가하여, 상기 선택된 메모리 셀에 구비된 자화 자유층의 자화를 전환시키고,정보를 기록하고자 선택된 메모리 셀이 제2 메모리 셀 중 어느 하나인 경우,상기 선택된 메모리 셀과 연결된 제3 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선에는 V21의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선에는 V22의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V23의 전압을 인가하고, 상기 제1 선택용 배선에는 V24의 전압을 인가하거나,상기 선택된 메모리 셀과 연결된 제2 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제3 선택용 배선에는 V25의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선에는 V26의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V27의 전압을 인가하고, 상기 제1 선택용 배선에는 V28의 전압을 인가하여, 상기 선택된 메모리 셀에 구비된 자화 자유층의 자화를 전환시키되,상기 V11, V12, V13 및 V14는 하기 수학식 1 내지 수학식 6의 조건을 만족하고, 상기 V15, V16, V17 및 V18은 하기 수학식 7 내지 수학식 12의 조건을 만족하며, 상기 V21, V22, V23 및 V24는 하기 수학식 13 내지 수학식 18의 조건을 만족하고, 상기 V25, V26, V27 및 V28은 하기 수학식 19 내지 수학식 24의 조건을 만족하도록 설정하는 것을 특징으로 하는 자기 메모리 소자의 정보 기록방법
|
