1 |
1
복수의 트랜지스터를 구비한 논리회로에 있어서, 상기 트랜지스터는, 제1전극 및 제2전극과, 이들 사이의 채널인 탄소나노튜브와, 상기 탄소나노튜브 상의 게이트 절연층 및 게이트 전극을 구비한 전계효과 트랜지스터이며, 상기 제1전극에 전원전압이 인가되며, 상기 전원전압의 전압에 따라서 상기 트랜지스터는 p형 또는 n형으로 변환되는 앰비폴라 특성을 가진 탄소나노튜브 트랜지스터를 구비한 전환가능한 논리회로
|
2 |
2
제 1 항에 있어서,상기 논리회로는, 직렬로 연결된 제1트랜지스터 및 제2트랜지스터를 구비하며, 상기 제1트랜지스터의 게이트 및 제2트랜지스터의 게이트에는 입력전원이 연결되며, 상기 제1트랜지스터의 제1전극에는 상기 전원전압이 연결되며, 상기 제2트랜지스터의 제2전극에는 그라운드 전압이 인가되며, 상기 제1트랜지스터 및 제2트랜지스터 사이의 연결부로부터 출력전압이 출력되는 인버터 회로인 논리회로
|
3 |
3
제 2 항에 있어서, 상기 전원전압이 소정의 음전압이면, 상기 제1트랜지스터는 n형 트랜지스터로, 상기 제2트랜지스터는 p형 트랜지스터로 작용하는 논리회로
|
4 |
4
제 2 항에 있어서, 상기 전원전압이 소정의 양전압이면, 상기 제1트랜지스터는 p형 트랜지스터로, 상기 제2트랜지스터는 n형 트랜지스터로 작용하는 논리회로
|
5 |
5
제 1 항에 있어서, 상기 전원전압에 따라서 상기 논리회로는 제1논리회로 또는 제2논리회로로 작용하는 논리회로
|
6 |
6
제 5 항에 있어서, 상기 제1논리회로는 NOR 논리회로이며, 상기 제2논리회로는 NAND 논리회로인 논리회로
|
7 |
7
제 1 항에 있어서, 상기 논리회로는, 제1입력신호를 수신하는 게이트를 각각 구비한 제1트랜지스터 및 제2트랜지스터와, 제2입력신호를 수신하는 게이트를 각각 구비한 제3트랜지스터 및 제4트랜지스터를 구비하며, 상기 제1트랜지스터 및 제3트랜지스터는 직렬로 연결되며, 상기 제2트랜지스터 및 제4트랜지스터는 병렬로 연결되며,상기 제1트랜지스터의 제1전극에 상기 전원전압이 연결되며,상기 제2트랜지스터 및 제4 트랜지스터의 제1전극들은 그라운드 전압에 연결되며, 상기 제2트랜지스터의 제2전극, 제4 트랜지스터의 제2전극 및 상기 제3트랜지스터의 제2전극 사이의 공통 연결부로부터 출력전압이 출력되는 논리회로
|
8 |
8
제 7 항에 있어서,상기 전원전압이 소정의 음전압이면, 상기 제1 및 제3트랜지스터는 n형 트랜지스터로, 상기 제2 및 제4트랜지스터는 p형 트랜지스터로 작용하여 NAND 논리회로를 구성하는 논리회로
|
9 |
9
제 7 항에 있어서,상기 전원전압이 소정의 양전압이면, 상기 제1 및 제3트랜지스터는 p형 트랜지스터로, 상기 제2 및 제4트랜지스터는 n형 트랜지스터로 작용하여 NOR 논리회로를 구성하는 논리회로
|
10 |
10
제 1 항에 있어서, 상기 논리회로는, 제1입력신호를 수신하는 게이트를 각각 구비한 제1트랜지스터 및 제2트랜지스터와, 제2입력신호를 수신하는 게이트를 각각 구비한 제3트랜지스터 및 제4트랜지스터를 구비하며, 상기 제1트랜지스터 및 제3트랜지스터는 병렬로 연결되며, 상기 제2트랜지스터 및 제4트랜지스터는 직렬로 연결되며,상기 제4트랜지스터의 제1전극은 그라운드 전압에 연결되며,상기 제1트랜지스터 및 제3트랜지스터의 제1전극들은 상기 전원전압에 연결되며, 상기 제1트랜지스터의 제2전극, 제3트랜지스터의 제2전극 및 상기 제2트랜지스터의 제2전극 사이의 공통 연결부로부터 출력전압이 출력되는 논리회로
|
11 |
11
제 10 항에 있어서,상기 전원전압이 소정의 음전압이면, 상기 제1 및 제3트랜지스터는 n형 트랜지스터로, 상기 제2 및 제4트랜지스터는 p형 트랜지스터로 작용하여 NOR 논리회로를 구성하는 논리회로
|
12 |
12
제 10 항에 있어서,상기 전원전압이 소정의 양전압이면, 상기 제1 및 제3트랜지스터는 p형 트랜지스터로, 상기 제2 및 제4트랜지스터는 n형 트랜지스터로 작용하여 NAND 논리회로를 구성하는 논리회로
|