1 |
1
게이트;게이트 절연막;제1산화물반도체층 및 제2산화물반도체층을 포함하는 채널층;상기 채널층의 양측에 각각 접촉 형성된 소스 및 드레인;을 포함하며,상기 제1산화물반도체층의 결정립 크기는 상기 제2산화물반도체층의 결정립 크기에 비해 상대적으로 크며,상기 제2산화물반도체층의 두께는 상기 제1산화물반도체층의 두께보다 두꺼우며,상기 제1산화물반도체층은 상기 제2산화물반도체층에 비해 상기 게이트쪽에 보다 인접하여 배치된, 박막 트랜지스터
|
2 |
2
삭제
|
3 |
3
제1항에 있어서,상기 트랜지스터는 바텀 게이트 구조인 박막 트랜지스터
|
4 |
4
제1항에 있어서,상기 트랜지스터는 탑 게이트 구조인 박막 트랜지스터
|
5 |
5
제4항에 있어서,상기 소스 및 드레인은 상기 게이트에 의해 자기 정렬된 구조인 박막 트랜지스터
|
6 |
6
삭제
|
7 |
7
제 1 항에 있어서,제1산화물반도체층의 두께는 10nm 이상 200nm 이하이고,제2산화물반도체층의 두께는 15nm 이상 300nm 이하인 박막 트랜지스터
|
8 |
8
제1항, 제3항 내지 제 5항 중 어느 한 항에 있어서,상기 제1 및 제2 산화물반도체층의 결정립 크기는 증착 파워에 따라 조절되는 것을 특징으로 하는 박막 트랜지스터
|
9 |
9
제8항에 있어서,상기 제1 및 제2 산화물 반도체층은 각각 ZnO, In2O3, Ga2O3, SnO, IZO, ITO, GIZO, HfInZnO 중 어느 하나를 포함하여 이루어지는 박막 트랜지스터
|
10 |
10
제1항에 있어서, 상기 제1 및 제2 산화물반도체층은 결정성 ZnO로 이루어지는 것을 특징으로 하는 박막 트랜지스터
|
11 |
11
게이트, 채널층, 채널층의 양측에 각각 접촉 형성된 소스 및 드레인을 포함하는 박막 트랜지스터의 제조방법에 있어서,상기 채널층을 형성하는 단계는,결정질로 된 제1산화물반도체층을 형성하는 단계;상기 제1산화물반도체층의 결정립 크기보다 작은 크기의 결정립이 형성되고, 상기 제1산화물반도체층의 두께보다 두꺼운 두께가 되도록 제2산화물반도체층을 형성하는 단계;를 포함하며,상기 제1산화물반도체층은 상기 제2산화물반도체층에 비해 상기 게이트쪽에 보다 인접하여 배치되도록 상기 채널층을 형성하는 박막 트랜지스터 제조방법
|
12 |
12
삭제
|
13 |
13
제11항에 있어서,상기 제1산화물반도체층을 형성할 때의 증착 파워와 상기 제2산화물반도체층을 형성할 때의 증착 파워를 다르게 조절하는 박막 트랜지스터 제조방법
|
14 |
14
제13항에 있어서,상기 제2산화물반도체층을 형성할 때의 증착 파워를 상기 제1산화물반도체층을 형성할 때의 증착 파워보다 더 크게 하는 박막 트랜지스터 제조방법
|
15 |
15
제11항에 있어서,제1산화물반도체층의 두께는 10nm 이상 200nm 이하이고,제2산화물반도체층의 두께는 15nm 이상 300nm 이하로 하는 박막 트랜지스터 제조방법
|
16 |
16
제11항에 있어서,상기 제1 및 제2 산화물반도체층은 각각 ZnO, In2O3, Ga2O3, SnO, IZO, ITO, GIZO, HfInZnO 중 어느 하나를 포함하여 이루어지는 박막 트랜지스터 제조방법
|
17 |
17
제11항에 있어서,상기 제1 및 제2 산화물반도체층은 결정성 ZnO로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조방법
|