1 |
1
절연기판; 예정된 채널 형성 영역의 상기 절연기판 상에 배치되고, 이후 어닐링 공정시 수직으로의 열 전달을 억제할 수 있을 정도로 열전도도가 낮은 물질로 이루어진 열차단층; 상기 절연기판 및 상기 열차단층 상에 형성되고 소스 영역, 드레인 영역 및 상기 소스 영역과 드레인 영역 사이에 상기 열차단층과 중첩되어 개재된 채널 영역을 갖는 반도체층; 채널 영역의 상기 반도체층 상에 형성된 절연층; 및 상기 절연층 상에 형성되고 상기 채널 영역과 중첩되는 게이트 전극을 포함하는 것을 특징으로 하는 박막트랜지스터
|
2 |
2
제 1항에 있어서, 상기 열차단층은 공기층으로 이루어진 것을 특징으로 하는 박막트랜지스터
|
3 |
3
제 1항에 있어서, 상기 게이트 전극은 이중 게이트 전극 구조로 이루어진 것을 특징으로 하는 박막트랜지스터
|
4 |
4
제 1항에 있어서, 채널 영역의 상기 반도체층은 3㎛ 이상의 측면성장 다결정 실리콘 결정립으로 이루어진 것을 특징으로 하는 박막트랜지스터
|
5 |
5
제 1항에 있어서, 상기 열차단층과 상기 반도체층간에 배치된 절연막을 더 포함하는 것을 특징으로 하는 박막트랜지스터
|
6 |
6
제 1항에 있어서, 상기 절연기판은 버퍼 절연층이 형성된 유리 또는 수정 웨이퍼인 것을 특징으로 하는 박막트랜지스터
|
7 |
7
절연기판을 형성하는 단계; 예정된 채널 형성 영역의 상기 절연기판 상에 희생패턴-상기 희생패턴에 의해 이후에 형성되는 층들은 채널 형성 영역에서 단차를 갖게 됨-을 형성하는 단계; 상기 구조 전체 상부에 절연층, 비정질 실리콘층, 보호막을 차례로 형성한 다음, 식각하여 활성층 패턴을 형성하는 단계; 상기 희생패턴을 제거하는 단계; 어닐링 공정을 진행하여 채널 형성 영역의 상기 비정질 실리콘을 결정화하여 다결정 실리콘 결정립을 형성하는 단계; 상기 보호막을 제거하는 단계; 상기 다결정 실리콘 결정립 상부에 게이트 절연층, 게이트를 형성하는 단계; 및 상기 게이트 절연층, 게이트를 마스크로 한 이온주입 및 열처리 공정을 진행하여 소스, 드레인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법
|
8 |
8
제 7항에 있어서, 상기 희생패턴은 습식식각법에 의해 선택적으로 제거될 수 있는 물질로 이루어진 것을 특징으로 하는 박막트랜지스터 제조방법
|
9 |
9
제 8항에 있어서, 상기 희생패턴은 금속패턴인 것을 특징으로 하는 박막트랜지스터 제조방법
|
10 |
10
제 7항에 있어서, 채널 형성 영역의 상기 비정질 실리콘을 결정화하여 다결정 실리콘 결정립을 형성하는 단계는 엑시머 레이저를 조사함으로써 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법
|
11 |
11
제 7항에 있어서, 상기 게이트는 이중 게이트 전극 구조로 이루어진 것을 특징으로 하는 박막트랜지스터 제조방법
|
12 |
12
절연기판을 형성하는 단계; 예정된 채널 형성 영역의 상기 절연기판 상에 이후 어닐링 공정시 수직으로의 열 전달을 억제할 수 있을 정도로 열전도도가 낮은 물질로 이루어진 열차단층을 형성하는 단계; 상기 구조 전체 상부에 절연층, 비정질 실리콘층, 보호막을 차례로 형성한 다음, 식각하여 활성층 패턴을 형성하는 단계; 어닐링 공정을 진행하여 채널 형성 영역의 상기 비정질 실리콘을 결정화하여 다결정 실리콘 결정립을 형성하는 단계; 상기 보호막을 제거하는 단계; 상기 다결정 실리콘 결정립 상부에 게이트 절연층, 게이트를 형성하는 단계; 및 상기 게이트 절연층, 게이트를 마스크로 한 이온주입 및 열처리 공정을 진행하여 소스, 드레인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법
|
13 |
13
제 12항에 있어서, 상기 열차단층은 절연층인 것을 특징으로 하는 박막트랜지스터 제조방법
|