| 1 |
1
기판 상에, 제1 챔버 압력을 갖는 제1 스퍼터 공정을 통해서 제1 금속 산화물층을 형성하는 단계; 및
상기 제1 금속 산화물층 상에, 상기 제1 챔버 압력과 다른 제2 챔버 압력을 갖는 제2 스퍼터 공정을 통해서 제2 금속 산화물층을 형성하는 단계를 포함하는 금속 산화물층의 제조 방법
|
| 2 |
2
제 1항에 있어서,
상기 제1 및 제2 스퍼터 공정은 인시츄로 수행되는 금속 산화물층의 제조 방법
|
| 3 |
3
제 1항에 있어서,
상기 제1 및 제2 금속 산화물층은 Zn, In, Ga, Sn 및 이들의 조합으로 이루어진 그룹에서 선택된 물질의 산화물층을 포함하는 금속 산화물층의 제조 방법
|
| 4 |
4
제 3항에 있어서,
상기 제1 및 제2 금속 산화물층은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), In2O3, ZnO, Al이 도핑된 ZnO, SnO2, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO 또는 GaInZnO을 포함하는 금속 산화물층의 제조 방법
|
| 5 |
5
제 1항에 있어서,
상기 제1 금속 산화물층을 형성하기 전에, 상기 제1 챔버 압력과 다른 제3 챔버 압력을 갖는 제3 스퍼터 공정을 통해서 제3 금속 산화물층을 상기 기판과 상기 제1 금속 산화물층 사이에 형성하는 단계를 더욱 포함하는 금속 산화물층의 제조 방법
|
| 6 |
6
제 1항에 있어서,
제1 및 제2 스퍼터 공정은 상온에서 수행되는 금속 산화물층의 제조 방법
|
| 7 |
7
기판 상에 서로 교차되도록 형성된 게이트 배선과 데이터 배선을 형성하는 단계;
상기 게이트 배선과 상기 데이터 배선 사이에 반도체 패턴을 형성하는 단계; 및
상기 데이터 배선과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하며,
상기 게이터 배선, 상기 데이터 배선, 상기 반도체 패턴, 또는 상기 화소 전극을 형성하는 단계 중 어느 하나는, 제1 챔버 압력을 갖는 제1 스퍼터 공정을 통해서 형성된 제1 금속 산화물층을 형성하는 단계 및 상기 제1 금속 산화물 층상에, 상기 제1 챔버 압력과 다른 제2 챔버 압력을 갖는 제2 스퍼터 공정을 통해서 제2 금속 산화물층을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법
|
| 8 |
8
제 7항에 있어서,
상기 제1 및 제2 스퍼터 공정은 인시츄로 수행되는 박막 트랜지스터 기판의 제조 방법
|
| 9 |
9
제 7항에 있어서,
상기 제1 및 제2 스퍼터 공정은 상온에서 수행되는 박막 트랜지스터 기판의 제조 방법
|
| 10 |
10
제 7항에 있어서,
상기 화소 전극을 형성하는 단계는 상기 제1 및 제2 금속 산화물층을 형성하는 단계를 포함하며,
상기 제2 챔버 압력은 상기 제1 챔버 압력보다 높은 박막 트랜지스터 기판의 제조 방법
|
| 11 |
11
기판 상에 형성되며, 제1 전하 이동도를 갖는 제1 금속 산화물층; 및
상기 제1 금속 산화물층 상에 직접 접촉하도록 형성되며, 상기 제1 전하 이동도와 다른 제2 전하 이동도를 갖는 제2 금속 산화물층을 포함하는 박막 트랜지스터 기판
|
| 12 |
12
제 11항에 있어서,
상기 제1 및 제2 금속 산화물층은 Zn, In, Ga, Sn 및 이들의 조합으로 이루어진 그룹에서 선택된 물질의 산화물층을 포함하는 박막 트랜지스터 기판
|
| 13 |
13
제 11항에 있어서,
상기 기판 상에 형성된 서로 교차되도록 형성된 게이트 배선 및 데이터 배선과,
상기 게이트 배선과 상기 데이터 배선 사이에 형성된 반도체 패턴과,
상기 데이터 배선과 전기적으로 연결된 화소 전극을 포함하되,
상기 게이트 배선, 상기 데이터 배선, 상기 반도체 패턴, 또는 상기 화소 전극 중 어느 하나는 상기 제1 및 제2 금속 산화물층을 포함하는 박막 트랜지스터 기판
|
| 14 |
14
제 13항에 있어서,
상기 화소 전극은 상기 제1 및 제2 금속 산화물층을 포함하되,
상기 제1 전하 이동도는 상기 제2 전하 이동도보다 큰 박막 트랜지스터 기판
|
| 15 |
15
제 13항에 있어서,
상기 반도체 패턴은 상기 게이트 배선 상에 위치하고,
상기 반도체 패턴은 상기 제1 및 제2 금속 산화물층을 포함하되,
상기 제1 전하 이동도는 상기 제2 전하 이동도보다 큰 박막 트랜지스터 기판
|
| 16 |
16
제 13항에 있어서,
상기 반도체 패턴은 상기 게이트 배선 하부에 위치하고,
상기 반도체 패턴은 상기 제1 및 제2 금속 산화물층을 포함하되,
상기 제1 전하 이동도는 상기 제2 전하 이동도보다 작은 박막 트랜지스터 기판
|
