맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터 및 그제조방법

  • 기술번호 : KST2015160901
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 금속유도 측면 결정화법(MILC)을 이용하여 활성층을 결정화할 때 게이트 절연막을 실리콘층보다 먼저 형성하는 하부 게이트 구조를 채용함에 의해 게이트 절연막의 증착시 실리콘층이 플라즈마 손상을 입는 것을 방지할 수 있는 다결정 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것이다. 본 발명은 투명기판 위에 게이트 전극을 형성하는 단계와; 상기 기판 위에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 비정질 실리콘으로 이루어진 활성층을 형성하는 단계와; 상기 활성층 위에 트랜지스터의 소스 전극과 드레인 전극이 연결되는 위치에 제1 및 제2 결정화 유도금속막을 형성하는 단계와; 상기 기판을 열처리하여 활성층의 일부분은 금속유도 결정화(MIC)에 의해 결정화시키고, 나머지 활성층 부분은 MILC에 의해 결정화시키는 단계와; 상기 활성층에 이온주입 마스크를 형성하고 불순물을 주입한 후에 열처리하여 소스 영역 및 드레인 영역을 정의하는 단계와; 상기 기판 위에 층간 절연막을 형성한 후 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 다결정 실리콘, TFT, 실리콘층 손상, 하부 게이트, MILC
Int. CL H01L 29/786 (2006.01)
CPC H01L 21/02672(2013.01) H01L 21/02672(2013.01) H01L 21/02672(2013.01) H01L 21/02672(2013.01) H01L 21/02672(2013.01)
출원번호/일자 1020070125489 (2007.12.05)
출원인 재단법인서울대학교산학협력재단
등록번호/일자 10-0934328-0000 (2009.12.18)
공개번호/일자 10-2009-0058750 (2009.06.10) 문서열기
공고번호/일자 (20091229) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.12.05)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 주승기 대한민국 경기도 성남시 분당구
2 강일석 대한민국 서울 관악구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이재화 대한민국 서울특별시 강남구 테헤란로**길 *, 덕천빌딩 *층 이재화특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2007.12.05 수리 (Accepted) 1-1-2007-0875573-62
2 보정요구서
Request for Amendment		 2007.12.17 발송처리완료 (Completion of Transmission) 1-5-2007-0176374-14
3 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2008.01.08 수리 (Accepted) 1-1-2008-0016073-10
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.01.29 수리 (Accepted) 4-1-2008-5015497-73
5 선행기술조사의뢰서
Request for Prior Art Search		 2009.01.12 수리 (Accepted) 9-1-9999-9999999-89
6 선행기술조사보고서
Report of Prior Art Search		 2009.02.16 수리 (Accepted) 9-1-2009-0008393-71
7 의견제출통지서
Notification of reason for refusal		 2009.09.22 발송처리완료 (Completion of Transmission) 9-5-2009-0391486-95
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2009.11.20 수리 (Accepted) 1-1-2009-0715032-45
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2009.11.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0715029-18
10 등록결정서
Decision to grant		 2009.11.27 발송처리완료 (Completion of Transmission) 9-5-2009-0490977-45
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.08.22 수리 (Accepted) 4-1-2014-5100909-62
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.20 수리 (Accepted) 4-1-2015-5036045-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
투명기판 위에 전도성막을 증착한 후 이를 패터닝하여 게이트 전극을 형성하는 단계와; 상기 기판 위에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 비정질 실리콘을 증착하고 이를 패터닝하여 활성층을 정의하는 단계와; 상기 활성층 위에 트랜지스터의 소스 전극과 드레인 전극이 연결되는 위치에 제1 및 제2 결정화 유도금속막을 형성하는 단계와; 상기 기판을 열처리하여 상기 제1 및 제2 결정화 유도금속막의 하부에 위치한 비정질 실리콘으로 이루어진 활성층 부분은 금속유도 결정화(MIC)에 의해 결정화시키고, 제1 및 제2 결정화 유도금속막과 접촉되지 않은 비정질 실리콘으로 이루어진 활성층 부분과 게이트 전극 상측의 채널 영역은 금속유도 측면 결정화(MILC)에 의해 결정화시키는 단계와; 상기 활성층의 채널 영역 상부를 차단하는 이온주입 마스크를 형성하고 이를 이용하여 불순물을 주입한 후에 열처리하여 소스 영역 및 드레인 영역을 정의하는 단계와; 상기 기판 위에 층간절연막을 형성한 후 소스 영역 및 드레인 영역에 대한 전극을 형성하는 단계를 포함하며, 상기 제1 및 제2 결정화 유도금속막을 형성하는 단계는, 상기 기판의 전면에 포토레지스트층을 형성한 후, 사진식각 공정에 의해 활성층의 소스 전극과 드레인 전극이 형성되는 위치에 소스 및 드레인 영역에 대한 접촉창을 형성하는 노광 마스크를 이용하여 포토레지스트층에 한쌍의 접촉창을 형성하는 단계와, 상기 결정화 유도금속막을 기판 전면에 증착한 후, 리프트-오프(lift-off)법에 의해 포토레지스트층을 제거함에 의해 활성층을 이루는 비정질 실리콘에 형성된 제1 및 제2 결정화 유도금속막 만을 남기는 단계로 구성되는 것을 특징으로 하는 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법
2 2
제1항에 있어서, 상기 게이트 전극용 전도성막은 금속막과 불순물이 도핑된 실리콘 박막 중에서 어느 하나를 이용하는 것을 특징으로 하는 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법
3 3
제1항에 있어서, 상기 게이트 절연막은 플라즈마 유도 화학 증기 증착법에 의해 형성된 실리콘 산화막 또는 실리콘 질화막과의 적층인 것을 특징으로 하는 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법
4 4
제1항에 있어서, 상기 이온주입 마스크는 채널 부분을 가리는 노광 마스크나 하부면 노광을 통해 채널 부분을 가리는 방법 중에서 어느 하나를 이용하여 제작된 포토레지스트 패턴으로 형성되는 것을 특징으로 하는 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법
5 5
삭제
6 6
투명기판과; 상기 투명기판 위에 아일랜드 형상으로 이루어진 게이트 전극과; 상기 게이트 전극이 형성된 투명기판의 상부면에 형성된 게이트 절연막과; 상기 게이트 절연막 상에 아일랜드 형상을 가지며 다결정 실리콘으로 이루어지고, 영역의 양측에 각각 이온이 도핑되어 형성된 소스 영역 및 드레인 영역과, 상기 소스 영역과 드레인 영역 사이에 이온이 도핑되지 않은 채널 영역을 포함하는 활성층과; 상기 활성층을 덮도록 기판위에 형성된 층간 절연막과; 상기 층간 절연막을 관통하여 소스 영역 및 드레인 영역과 연결된 소스 전극 및 드레인 전극을 포함하며, 상기 다결정 실리콘으로 이루어진 활성층의 소스 영역 및 드레인 영역 일부는 상기 소스 영역 및 드레인 영역의 상부에 부분적으로 형성된 제1 및 제2 결정화 유도금속막을 이용한 MIC 결정화에 의해 비정질 실리콘이 다결정 실리콘으로 결정화되고; 상기 소스 영역 및 드레인 영역의 나머지 영역과 채널 영역은 상기 제1 및 제2 결정화 유도금속막을 이용한 금속유도 측면 결정화(MILC)에 의해 비정질 실리콘이 다결정 실리콘으로 결정화된 것을 특징으로 하는 하부 게이트 구조를 가지는 다결정 실리콘 박막 트랜지스터
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.