| 1 |
1
하기 화학식 1로 표시되는 화합물로 이루어진 군에서 선택되는 1종 이상의 유기실란계 화합물; 및용매를 포함하는레지스트 하층막용 조성물
|
| 2 |
2
제1항에서, 상기 유기실란계 화합물은 하기 화학식 2, 3 또는 4로 표시되는 화합물을 더 포함하는 것인 레지스트 하층막용 조성물
|
| 3 |
3
제2항에서,상기 전체 유기실란계 화합물 100 중량부에 대하여, 상기 화학식 2로 표시되는 화합물은 1 내지 99중량부의 양으로 사용되는 레지스트 하층막용 조성물
|
| 4 |
4
제2항에서,상기 전체 유기실란계 화합물 100 중량부에 대하여, 상기 화학식 3로 표시되는 화합물은 1 내지 99중량부의 양으로 사용되는 레지스트 하층막용 조성물
|
| 5 |
5
제2항에서,상기 전체 유기실란계 화합물 100 중량부에 대하여, 상기 화학식 4로 표시되는 화합물은 1 내지 99중량부의 양으로 사용되는 레지스트 하층막용 조성물
|
| 6 |
6
제1항에서,상기 유기실란계 화합물은 중량평균분자량이 2,000 내지 50,000 범위인 것인 레지스트 하층막용 조성물
|
| 7 |
7
제1항에서,상기 유기실란계 화합물은 전체 레지스트 하층막용 조성물 100 중량부에 대하여, 0
|
| 8 |
8
제1항에서,상기 레지스트 하층막용 조성물은 가교제, 라디칼 안정제, 계면활성제 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함하는 것인 레지스트 하층막용 조성물
|
| 9 |
9
제1항에서,상기 레지스트 하층막용 조성물은 피리디늄 p-톨루엔술포네이트(pyridiniump-toluenesulfonate), 아미도설포베타인-16(amidosulfobetain-16), 암모늄(-)-캠퍼-10-술폰산염(ammonium(-)-camphor-10-sulfonic acid ammonium salt), 암모늄포메이트(ammonium formate), 알킬암모늄포메이트(alkyltriethylammonium formate), 피리디늄포메이트(pyridinium formate), 테트라부틸암모늄아세테이트(tetrabutyl ammonium acetate), 테트라부틸암모늄아자이드(tetrabutyl ammonium azide), 테트라부틸암모늄벤조에이트(tetrabutyl ammonium benzoate), 테트라부틸암모늄바이설페이트(tetrabutyl ammonium bisulfate), 브롬화테트라부틸암모늄(tetrabutyl ammonium bromide), 염화 테트라부틸암모늄(tetrabutyl ammonium chloride), 시안화테트라부틸암모늄(tetrabutyl ammonium cyanide), 불화테트라부틸암모늄(tetrabutyl ammonium fluoride), 요오드화테트라부틸암모늄(tetrabutyl ammonium iodide), 테트라부틸암모늄 설페이트(tetrabutyl ammonium sulfate), 테트라부틸암모늄나이트레이트(tetrabutyl ammonium nitrate), 테트라부틸암모늄나이트라이트(tetrabutyl ammonium nitrite), 테트라부틸암모늄 p-톨루엔설포네이트(tetrabutyl ammonium p-toluene sulfonate), 테트라부틸암모늄포스페이트(tetrabutyl ammonium phosphate) 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함하는 것인 레지스트 하층막용 조성물
|
| 10 |
10
(a) 기판 상에 재료층을 제공하는 단계;(b) 상기 재료층 위로 제1 레지스트 하층막을 형성시키는 단계;(c) 상기 제1 레지스트 하층막 위로 제1항 내지 제9항 중 어느 한 항에 따른 레지스트 하층막용 조성물을 코팅하여 제2 레지스트 하층막을 형성시키는 단계;(d) 상기 제2 레지스트 하층막 위로 방사선-민감성 이미지화층을 형성시키는 단계;(e) 상기 방사선-민감성 이미지화층을 패턴 방식으로 방사선에 노출시킴으로써 상기 방사선-민감성 이미지층 내에서 방사선-노출된 영역의 패턴을 생성시키는 단계;(f) 상기 방사선-민감성 이미지화층 및 상기 제2 레지스트 하층막의 부분을 선택적으로 제거하여 상기 제1 레지스트 하층막의 부분을 노출시키는 단계; (g) 패턴화된 제2 레지스트 하층막 및 상기 제1 레지스트 하층막의 부분을 선택적으로 제거하여 재료층의 부분을 노출시키는 단계; 및(h) 재료층의 노출된 부분을 에칭함으로써 패턴화된 재료 형상을 형성시키는 단계를 포함하는 반도체 집적회로 디바이스의 제조방법
|
| 11 |
11
제10항에서,상기 제2 레지스트 하층막을 형성시키는 (c)단계와 방사선-민감성 이미지화층을 형성시키는 (d)단계 사이에 추가로 반사방지막을 형성시키는 단계를 더 포함하는 반도체 집적회로 디바이스의 제조방법
|
| 12 |
12
상기 제11항에 따른 제조방법에 의해 형성되는 반도체 집적회로 디바이스
|
