맞춤기술찾기

이전대상기술

반도체층 형성방법(METHOD OF MANUFACTURING SEMICONDUCTOR)

  • 기술번호 : KST2017017844
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 일 실시예에 따른 반도체층 형성방법은 제 1 기판 상에 제 1 절연층을 형성하고, 제 1 기판의 일부를 노출시키는 시드 영역을 형성하는 단계; 제 1 절연층 상에 2차원 물질로 구성된 박리층을 형성하는 단계; 박리층 상에 시드 영역을 통해 노출된 제1 기판과 접하도록 비정질 반도체층을 형성하는 단계; 비정질 반도체층을 결정화하는 단계; 및 결정화된 비정질 반도체층을 박리층으로부터 분리시키는 단계를 포함한다.
Int. CL H01L 21/02 (2016.07.12) H01L 21/324 (2016.07.12) H01L 21/768 (2016.07.12) H01L 21/786 (2016.07.12) H01L 21/78 (2016.07.12)
CPC H01L 21/02356(2013.01) H01L 21/02356(2013.01) H01L 21/02356(2013.01) H01L 21/02356(2013.01) H01L 21/02356(2013.01) H01L 21/02356(2013.01) H01L 21/02356(2013.01)
출원번호/일자 1020160070259 (2016.06.07)
출원인 성균관대학교산학협력단
등록번호/일자
공개번호/일자 10-2017-0138185 (2017.12.15) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2016.06.07)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 대한민국 경기도 수원시 장안구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박진홍 대한민국 경기도 화성
2 조서현 대한민국 경기도 수원시 장안구
3 이재형 대한민국 경기도 화성시
4 정채환 대한민국 광주광역시 광산구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인엠에이피에스 대한민국 서울특별시 강남구 테헤란로*길 **, *층 (역삼동, 한동빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 경기도 수원시 장안구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2016.06.07 수리 (Accepted) 1-1-2016-0544381-39
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.02.23 수리 (Accepted) 4-1-2017-5028829-43
3 선행기술조사의뢰서
Request for Prior Art Search
2017.07.11 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search
2017.12.08 발송처리완료 (Completion of Transmission) 9-6-2018-0037508-87
5 의견제출통지서
Notification of reason for refusal
2018.03.14 발송처리완료 (Completion of Transmission) 9-5-2018-0179895-48
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.05.10 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-0459358-96
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.05.10 수리 (Accepted) 1-1-2018-0459357-40
8 거절결정서
Decision to Refuse a Patent
2018.07.23 발송처리완료 (Completion of Transmission) 9-5-2018-0498027-94
9 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.08.17 수리 (Accepted) 1-1-2018-0813587-49
10 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2018.08.17 보정승인 (Acceptance of amendment) 1-1-2018-0813588-95
11 등록결정서
Decision to Grant Registration
2018.08.21 발송처리완료 (Completion of Transmission) 9-5-2018-0564795-12
12 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2018.08.28 수리 (Accepted) 1-1-2018-0854601-07
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체층 형성방법에 있어서,제 1 기판 상에 제 1 절연층을 형성하고, 상기 제 1 기판의 일부를 노출시키는 시드 영역을 형성하는 단계;상기 제 1 절연층 상에 2차원 물질로 구성된 박리층을 형성하는 단계;상기 박리층 상에 상기 시드 영역을 통해 노출된 상기 제1 기판과 접하도록 비정질(amorphous) 반도체층을 형성하는 단계; 상기 비정질 반도체층을 결정화하는 단계; 및상기 결정화된 비정질 반도체층을 상기 박리층으로부터 분리시키는 단계를 포함하는 반도체층 형성방법
2 2
제 1 항에 있어서,상기 박리층을 형성하는 단계는,상기 제 1 절연층 상부의 일 영역에 상기 제 1 절연층 보다 작은 면적을 갖는 상기 박리층을 형성하는 것인 반도체층 형성방법
3 3
제 1 항에 있어서,상기 결정화하는 단계는상기 박리층 및 비정질 반도체층이 절연되도록 상기 제 1 절연층 상에 제 2 절연층을 형성하는 단계 및상기 비정질 반도체층에 대하여 열처리 공정을 수행하는 단계를 포함하는 것인 반도체층 형성방법
4 4
제 3 항에 있어서,상기 분리시키는 단계는,상기 제 2 절연층을 제거하는 단계;상기 결정화된 비정질 반도체층 상에 접착층을 부착하는 단계; 및상기 접착층에 외부 압력을 가하여, 상기 결정화된 비정질 반도체층을 상기 박리층으로부터 분리시키는 단계를 포함하는 것인 반도체층 형성방법
5 5
제 4 항에 있어서,상기 분리시키는 단계 이후에,상기 결정화된 비정질 반도체층을 제 2 기판 상에 배치시키는 단계; 및상기 제 2 기판 상에 배치된 결정화된 비정질 반도체층으로부터 상기 접착층을 분리시키는 단계를 더 포함하는 것인 반도체층 형성방법
6 6
제 1 항에 있어서,상기 비정질 반도체층은 RMG(rapid melt growth) 공정에 의하여, 결정화되는 것인 반도체층 형성방법
7 7
제 1 항에 있어서,상기 비정질 반도체층은, 저마늄(Ge), 3족 원소, 5족 원소 및 실리콘(Si) 중 어느 하나로 이루어지는 것인 반도체층 형성방법
8 8
제 1 항에 있어서,상기 제 1 기판 상에 배치된 상기 박리층은 그래핀(grapheme), 흑린(phosphorene) 및 전이금속 칼코겐 화합물(transition metal dichalcogenide) 중 어느 하나로 이루어지는 것인 반도체층 형성방법
9 9
제 5 항에 있어서,상기 접착층은 열적 활성화 방법인 TRF(thermal release film)에 의하여 분리되는 것인 반도체층 형성방법
10 10
제 5 항에 있어서,상기 제 1 기판은 상기 제 2 기판보다 RMG 공정의 열처리 온도에 대한 내구성이 높은 것인 반도체층 형성방법
11 11
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 성균관대학교산학협력단 미래반도체소자 원천기술개발사업(민간투자금) 5nm급 이하 차세대 Logic 소자 원천요소 기술개발(Verical GAA 소자향 Early Silicide 및 저접촉저항 소재/공정 개발)
2 과학기술정보통신부 성균관대학교(자연과학캠퍼스) 나노소재기술개발사업(선행공정·플랫폼기술연구개발사업) 2단계 1/3 M3D 집적 초절전 아키텍처 구현을 위한 저온공정 및 원자스위치 소자 개발
3 과학기술정보통신부 성균관대학교(자연과학캠퍼스) 중견연구자지원사업(후속연구지원/개인) 배리스터 소자 기반 다중피크 부성미분저항 3진법 소자 및 3진법 휘발성 메모리 (SRAM) 회로 개발
4 과학기술정보통신부 성균관대학교(자연과학캠퍼스) 기초연구실지원사업 2/3 비선형 부성저항 특성 기반 한계극복 ICT정보처리 소자 개발