| 1 |
1
제 1 게이트;상기 제 1 게이트 상에 형성된 제 1 절연층;상기 제 1 절연층 상에 형성된 채널층;상기 채널층의 제 1 영역 상에 위치하는 제 1 전극; 및상기 채널층의 상기 제 1 영역과 이격된 제 2 영역 상에 위치하는 제 2 전극; 을 포함하고,상기 채널층은 그래핀 및 반도체 물질층을 포함하며, 상기 그래핀 및 상기 반도체 물질층은 적층되어 이종접합 계면을 형성하는 것인 트랜지스터로서,상기 제 1 전극 또는 상기 제 2 전극 하부에 형성된 제 2 절연층;상기 트랜지스터 상에 형성된 제 3 절연층; 및상기 제 3 절연층 상에 형성된 제 2 게이트를 추가 포함하고,상기 그래핀 및 반도체 물질층 사이에는 쇼트키 배리어(Schottky barrier)가 형성되는 것인,트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 트랜지스터에 전압이 인가되었을 때 상기 그래핀의 전자 또는 정공이 상기 반도체 물질층의 전자 또는 정공과 결속되어 상기 그래핀의 전자 또는 정공이 상기 반도체 물질층의 전자 또는 정공의 이동도를 높이는 것인, 트랜지스터
|
| 3 |
3
제 1 항에 있어서,상기 제 1 영역 또는 상기 제 2 영역은 상기 반도체 물질층 상에 형성된 것인, 트랜지스터
|
| 4 |
4
제 1 항에 있어서,상기 제 1 절연층은 패터닝된 구조를 포함하는 것인, 트랜지스터
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
제 1 항에 있어서, 상기 제 1 게이트는 반도체 물질, 금속, 전도성 고분자, 탄소물질 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것인, 트랜지스터
|
| 8 |
8
제 1 항에 있어서, 상기 제 1 절연층, 상기 제 2 절연층, 또는 상기 제 3 절연층은 각각 독립적으로 h-BN, 금속 산화물, 반도체 산화물 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것인, 트랜지스터
|
| 9 |
9
제 1 항에 있어서,상기 채널층은 1 층 내지 30 층으로 적층되어 형성된 것인, 트랜지스터
|
| 10 |
10
제 1 항에 있어서, 상기 반도체 물질층은 전이금속 칼코겐화합물, 유기 반도체, 무기 반도체 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것인, 트랜지스터
|
| 11 |
11
제 10 항에 있어서, 상기 전이금속 칼코겐화합물은 S, Se, Te 및 이들의 조합들로 이루어진 군에서 선택된 칼코젠을 포함하는 것인, 트랜지스터
|
| 12 |
12
제 10 항에 있어서,상기 전이금속 칼코겐화합물은 Mo, W, Sn, Cu, Ni, Sc, Ti, V, Cr, Mn, Fe, Co, Zn, Y, Zr, Nb, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, Re, Os, Ir, Pt, Au, Hg, Rf, Db, Sg, Bh, Hs, Mt, Ds, Rg, Cn 및 이들의 조합들로 이루어진 군에서 선택된 금속을 포함하는 것인, 트랜지스터
|
| 13 |
13
제 10 항에 있어서, 상기 전이금속 칼코겐화합물은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, SnS2, SnSe2, SnTe2, 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것인, 트랜지스터
|
| 14 |
14
제 1 항에 있어서,상기 제 1 전극 및 상기 제 2 전극은 각각 독립적으로 금속, 전도성 고분자, 탄소물질 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것인, 트랜지스터
|
| 15 |
15
제 1 게이트 상에 제 1 절연층을 형성하는 단계;상기 제 1 절연층 상에 채널층을 형성하는 단계; 상기 채널층의 제 1 영역 상에 제 1 전극을 형성하는 단계; 및 상기 채널층의 제 1 영역과 이격된 제 2 영역 상에 제 2 전극을 형성하는 단계를 포함하고,상기 채널층은 그래핀 및 반도체 물질층을 포함하며, 상기 그래핀 및 상기 반도체 물질층은 적층되어 이종접합 계면을 형성하는 것인 트랜지스터의 제조 방법으로서,상기 제 1 전극 및 상기 제 2 전극 하부에 제 2 절연층을 형성하는 단계;상기 트랜지스터 상에 제 3 절연층을 형성하는 단계; 및 상기 제 3 절연층 상에 제 2 게이트를 형성하는 단계를 추가 포함하고,상기 그래핀 및 반도체 물질층 사이에는 쇼트키 배리어(Schottky barrier)가 형성되는 것인,트랜지스터의 제조 방법
|
| 16 |
16
제 15 항에 있어서, 상기 채널층은 상기 그래핀 상에 상기 반도체 물질층이 형성된 것, 또는 상기 반도체 물질층 상에 상기 그래핀이 형성된 것인, 트랜지스터의 제조 방법
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
| 19 |
19
제 15 항에 있어서,상기 제 1 절연층 상에 상기 채널층을 형성하는 단계는 화학기상증착법, 원자층 증착법, 스핀 코팅법, 캐스트법, 량뮤어-블로젯 (Langmuir-Blodgett, LB)법, 잉크젯 프린팅법, 노즐 프린팅법, 슬롯 다이 코팅법, 닥터블레이드 코팅법, 스크린 프린팅법, 딥 코팅법, 그래비어 프린팅법, 리버스 오프센 프린팅법, 물리적 전사법, 스프레이 코팅법, 열증착법, 진공증착법 및 이들의 조합들로 이루어진 군에서 선택된 방법에 의해 수행되는 것인, 트랜지스터의 제조 방법
|
