맞춤기술찾기

이전대상기술

핀 구조를 갖는 반도체 소자 및 이의 제조 방법

  • 기술번호 : KST2020004454
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 핀 구조를 갖는 반도체 소자 및 이의 제조 방법에 관한 것이다. 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 기판 상에 상기 기판의 결정 표면을 노출시키도록 서로 이격된 복수의 몰딩 구조체들을 형성하는 단계; 상기 트렌치 내에 중앙부 노출 결정면과 상기 중앙부 노출 결정면과 다른 방향의 주변부 노출 결정면을 갖는 반도체 물질의 시드(seed) 구조체를 형성하는 단계; 및 상기 시드 구조체의 상기 중앙부 노출 결정면과 상기 주변부 노출 결정면 상에서 각각 에피택셜 성장하는 반도체 결정 구조의 성장 속도 차이를 이용하여, 상기 중앙부 노출 결정면 상에서 성장하는 중심 영역(seam region)과 상기 중심 영역을 감싸면서 상기 주변부 노출 결정면 상에서 성장하는 주변 영역을 갖는 핀 구조체를 형성하는 단계를 포함한다.
Int. CL H01L 29/66 (2006.01.01) H01L 21/02 (2006.01.01) H01L 21/768 (2006.01.01) H01L 21/8234 (2006.01.01)
CPC H01L 29/66795(2013.01) H01L 29/66795(2013.01) H01L 29/66795(2013.01) H01L 29/66795(2013.01) H01L 29/66795(2013.01) H01L 29/66795(2013.01) H01L 29/66795(2013.01) H01L 29/66795(2013.01) H01L 29/66795(2013.01) H01L 29/66795(2013.01)
출원번호/일자 1020180169742 (2018.12.26)
출원인 연세대학교 산학협력단, 성균관대학교산학협력단
등록번호/일자 10-2106721-0000 (2020.04.24)
공개번호/일자
공고번호/일자 (20200506) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.12.26)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구
2 성균관대학교산학협력단 대한민국 경기도 수원시 장안구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 고대홍 경기도 고양시 일산서구
2 김형섭 서울특별시 서초구
3 박진홍 경기도 화성
4 구상모 경기도 화성시 메타폴리스로 *
5 장현철 경기도 수원시 영통구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김권석 대한민국 서울특별시 서초구 논현로**, B동 *층(양재동, 삼호물산빌딩)(아이피맥스특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구
2 성균관대학교산학협력단 대한민국 경기도 수원시 장안구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2018.12.26 수리 (Accepted) 1-1-2018-1305800-88
2 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2019.01.04 수리 (Accepted) 1-1-2019-0010027-71
3 보정요구서
Request for Amendment
2019.01.07 발송처리완료 (Completion of Transmission) 1-5-2019-0004153-12
4 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2019.02.01 수리 (Accepted) 1-1-2019-0123418-36
5 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2019.02.27 수리 (Accepted) 1-1-2019-0204983-33
6 선행기술조사의뢰서
Request for Prior Art Search
2019.10.14 수리 (Accepted) 9-1-9999-9999999-89
7 선행기술조사보고서
Report of Prior Art Search
2019.11.08 수리 (Accepted) 9-1-2019-0049859-96
8 의견제출통지서
Notification of reason for refusal
2019.12.18 발송처리완료 (Completion of Transmission) 9-5-2019-0916044-99
9 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2020.02.18 수리 (Accepted) 1-1-2020-0170700-12
10 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2020.02.18 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-0170744-10
11 등록결정서
Decision to grant
2020.04.21 발송처리완료 (Completion of Transmission) 9-5-2020-0281277-16
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 상기 기판의 결정 표면을 노출시키는 트렌치를 정의하도록 서로 이격된 복수의 몰딩 구조체를 형성하는 단계; 상기 트렌치 내에 중앙부 노출 결정면과 상기 중앙부 노출 결정면과 다른 방향의 주변부 노출 결정면을 갖는 반도체 물질의 시드(seed) 구조체를 형성하는 단계; 및상기 시드 구조체의 상기 중앙부 노출 결정면과 상기 주변부 노출 결정면 상에서 각각 에피택셜 성장하는 반도체 결정 구조의 성장 속도 차이를 이용하여, 상기 중앙부 노출 결정면 상에서 성장하는 중심 영역(seam region)과 상기 중심 영역을 감싸면서 상기 주변부 노출 결정면 상에서 성장하는 주변 영역을 갖는 핀 구조체를 형성하는 단계를 포함하고,상기 중심 영역은 제 1 우선 배향면을 갖고, 상기 주변 영역은 상기 제 1 우선 배향면과 다른 제 2 우선 배향면을 가지며, 상기 중심 영역과 상기 주변 영역은 서로 다른 조성비를 갖는 반도체 소자의 제조 방법
2 2
제 1 항에 있어서,상기 기판과 상기 시드 구조체는 서로 다른 종류의 물질을 포함하는 반도체 소자의 제조 방법
3 3
제 1 항에 있어서,상기 복수의 몰딩 구조체의 상부로 과성장된 상기 핀 구조체의 일부를 제거하는 평탄화 단계를 더 포함하는 반도체 소자의 제조 방법
4 4
제 3 항에 있어서,상기 평탄화 단계 후에, 상기 복수의 몰딩 구조체를 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법
5 5
제 1 항에 있어서,상기 주변부 노출 결정면은 상기 중앙부 노출 결정면의 주변부로부터 상기 복수의 몰딩 구조체의 내측 벽으로 하향 경사면을 포함하는 반도체 소자의 제조 방법
6 6
제 1 항에 있어서,상기 중심 영역은 (001) 우선 배향면을 포함하며, 상기 주변 영역은 (111) 우선 배향면을 포함하는 반도체 소자의 제조 방법
7 7
제 1 항에 있어서,상기 핀 구조체는 이원 또는 삼원 이상의 반도체 재료이며, 상기 주변 영역의 소정 원소는 상기 중심 영역의 상기 소정 원소보다 더 큰 원자%를 갖는 반도체 소자의 제조 방법
8 8
제 1 항에 있어서,상기 기판의 상기 결정 표면은 실리콘을 포함하며, 상기 핀 구조체는 실리콘 게르마늄을 포함하는 반도체 소자의 제조 방법
9 9
제 1 항에 있어서,상기 기판의 상기 결정 표면은 실리콘을 포함하며, 상기 시드 구조체는 게르마늄을 포함하며, 상기 핀 구조체는 II-VI 족 또는 III-V 족 화합물 반도체를 포함하는 반도체 소자의 제조 방법
10 10
기판; 상기 기판의 결정 표면 상에 형성되고, 중앙부 노출 결정면과 상기 중앙부 노출 결정면과 다른 방향의 주변부 노출 결정면을 갖는 반도체 물질의 시드(seed) 구조체; 및상기 시드 구조체 상에 형성된 핀 구조체를 포함하고,상기 핀 구조체는 상기 중앙부 노출 결정면 상에 에피택셜 성장된 중심 영역과 상기 중심 영역을 그 주변에서 감싸도록 상기 주변부 노출 결정면 상에 에피택셜 성장된 주변 영역을 포함하고,상기 중심 영역은 제 1 우선 배향면을 갖고, 상기 주변 영역은 상기 제 1 우선 배향면과 다른 제 2 우선 배향면을 가지며, 상기 중심 영역과 상기 주변 영역은 서로 다른 조성비를 갖는 반도체 소자
11 11
제 10 항에 있어서,상기 핀 구조체는 이원 또는 삼원 이상의 반도체 재료이며, 상기 주변 영역의 소정 원소는 상기 중심 영역의 상기 소정 원소보다 더 큰 원자%를 갖는 반도체 소자
12 12
제 10 항에 있어서,상기 중심 영역은 (001) 우선 배향면을 포함하며, 상기 주변 영역은 (111) 우선 배향면을 포함하는 반도체 소자
13 13
삭제
14 14
제 10 항에 있어서, 상기 주변부 노출 결정면은 상기 중앙부 노출 결정면의 가장자리로부터 외측으로 하향 경사면을 포함하는 반도체 소자
15 15
제 10 항에 있어서, 상기 기판과 상기 시드 구조체는 서로 다른 물질 조성을 갖는 반도체 소자
16 16
제 10 항에 있어서,상기 기판의 상기 결정 표면은 실리콘을 포함하며, 상기 핀 구조체는 실리콘 게르마늄을 포함하는 반도체 소자
17 17
제 10 항에 있어서,상기 기판의 상기 결정 표면은 실리콘을 포함하며, 상기 시드 구조체는 게르마늄을 포함하며, 상기 핀 구조체는 II-VI 족 또는 III-V 족 화합물 반도체를 포함하는 반도체 소자
18 18
제 1 항에 있어서,상기 중심 영역의 측면은 상기 주변 영역의 측면에 접촉되고, 상기 주변 영역의 다른 측면은 상기 몰딩 구조체에 접촉되며, 상기 핀 구조체의 형상은 상기 트렌치의 형상에 의해 한정되는 반도체 소자의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 연세대학교 산학협력단 전자정보디바이스산업원천기술개발사업-반도체 5nm급 이하 차세대 Logic 소자 원천요소기술개발
2 과학기술정보통신부 한국나노기술원 나노소재기술개발사업 Bottom-up 방식의 InGaAs 수직형 나노선 Tunneling FET 개발