| 1 |
1
발광 소자;게이트 전극에 인가되는 전압에 따라 상기 발광 소자로 흐르는 구동 전류를 제어하는 제1 트랜지스터;상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제1 전극 사이에 배치되는 제2 트랜지스터; 및상기 제2 트랜지스터의 제1 전극에 연결된 제1 전극, 및 상기 제1 트랜지스터의 게이트 전극에 연결된 제2 전극을 포함하는 다이오드를 포함하는 표시 장치
|
| 2 |
2
제1 항에 있어서, 상기 다이오드의 상기 제1 전극은 금속을 포함하고, 상기 다이오드의 상기 제2 전극은 산화물 반도체를 포함하는 표시 장치
|
| 3 |
3
제2 항에 있어서, 상기 다이오드에서, 전류는 상기 다이오드의 상기 제1 전극에서 상기 다이오드의 상기 제2 전극으로 흐르는 표시 장치
|
| 4 |
4
제1 항에 있어서, 상기 제1 트랜지스터의 액티브층 및 상기 제2 트랜지스터의 액티브층은 다결정 실리콘을 포함하는 표시 장치
|
| 5 |
5
제4 항에 있어서, 상기 제1 트랜지스터의 상기 게이트 전극과 전기적으로 연결되며, 초기화 전압이 인가되는 제3 트랜지스터를 더 포함하되, 상기 제3 트랜지스터의 액티브층은 산화물 반도체를 포함하는 표시 장치
|
| 6 |
6
제5 항에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 PMOS 트랜지스터이고, 상기 제3 트랜지스터는 NMOS 트랜지스터인 표시 장치
|
| 7 |
7
제5 항에 있어서, 상기 다이오드의 상기 제2 전극과 상기 제3 트랜지스터의 액티브층은 동일한 물질을 포함하는 표시 장치
|
| 8 |
8
제7 항에 있어서, 상기 제1 트랜지스터의 게이트 전극과 연결된 제1 전극, 및 상기 제1 전극과 대향하는 제2 전극을 포함하는 커패시터를 더 포함하되, 상기 다이오드의 상기 제1 전극과 상기 커패시터의 상기 제2 전극은 같은 층에 배치되는 표시 장치
|
| 9 |
9
제1 항에 있어서, 상기 제1 트랜지스터의 제2 전극과 연결되고, 데이터 전압이 인가되는 제4 트랜지스터를 더 포함하되, 상기 제2 트랜지스터의 게이트 전극과 상기 제4 트랜지스터의 게이트 전극은 동일한 스캔 신호가 인가되는 표시 장치
|
| 10 |
10
발광 소자;게이트 전극에 인가되는 전압에 따라 상기 발광 소자로 흐르는 구동 전류를 제어하는 제1 트랜지스터;상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제1 전극 사이에 배치되는 제2 트랜지스터; 및 상기 제1 트랜지스터의 상기 게이트 전극과 연결되며, 초기화 전압이 인가되는 제3 트랜지스터를 포함하되, 상기 제1 트랜지스터의 액티브층 및 상기 제2 트랜지스터의 액티브층은 다결정 실리콘을 포함하며, 상기 제3 트랜지스터의 액티브층은 산화물 반도체를 포함하는 표시 장치
|
| 11 |
11
제10 항에 있어서, 상기 제2 트랜지스터의 제2 전극과 상기 제1 트랜지스터의 상기 게이트 전극 사이에 배치되는 다이오드를 더 포함하는 표시 장치
|
| 12 |
12
제11 항에 있어서, 상기 다이오드의 제1 전극은 금속을 포함하고, 상기 다이오드의 제2 전극은 산화물 반도체를 포함하는 표시 장치
|
| 13 |
13
제12 항에 있어서, 상기 다이오드의 상기 제2 전극과 상기 제3 트랜지스터의 액티브층은 동일한 물질을 포함하는 표시 장치
|
| 14 |
14
제13 항에 있어서, 상기 제1 트랜지스터의 게이트 전극과 연결된 제1 전극, 및 상기 제1 전극과 대향하는 제2 전극을 포함하는 커패시터를 더 포함하되, 상기 다이오드의 상기 제1 전극과 상기 커패시터의 상기 제2 전극은 같은 층에 배치되는 표시 장치
|
| 15 |
15
제10 항에 있어서, 상기 제1 트랜지스터의 상기 제1 전극과 전기적으로 연결되고, 데이터 전압을 전달하는 제4 트랜지스터를 더 포함하되, 상기 제2 트랜지스터의 게이트 전극과 상기 제4 트랜지스터의 게이트 전극은 동일한 스캔 신호가 인가되는 표시 장치
|
| 16 |
16
기판; 상기 기판 상에 배치되고, 제1 트랜지스터의 액티브층을 포함하는 제1 반도체층; 상기 제1 반도체층 상에 배치되는 제1 게이트 절연막; 상기 제1 게이트 절연막 상에 배치되며, 상기 제1 트랜지스터의 게이트 전극을 포함하는 제1 도전층; 상기 제1 도전층 상에 배치되는 제2 게이트 절연막; 상기 제2 게이트 절연막 상에 배치되는 다이오드의 제1 전극; 상기 다이오드의 상기 제1 전극 상에 배치되는 제1 층간 절연막; 상기 제1 층간 절연막 상에 배치되며, 제2 트랜지스터의 액티브층 및 상기 다이오드의 제2 전극을 포함하는 제2 반도체층; 상기 제2 반도체층 상에 배치되는 제2 층간 절연막; 및 상기 제2 층간 절연막 상에 배치되며, 상기 제1 트랜지스터의 제1 전극과 제2 전극을 포함하는 제2 도전층을 포함하되, 상기 제1 반도체층은 다결정 실리콘을 포함하고, 상기 제2 반도체층은 산화물 반도체를 포함하는 표시 장치
|
| 17 |
17
제16 항에 있어서, 상기 제2 도전층은 상기 제1 트랜지스터의 제1 전극과 상기 다이오드의 상기 제1 전극을 연결하는 연결 패턴을 더 포함하는 표시 장치
|
| 18 |
18
제17 항에 있어서, 상기 연결 패턴은 상기 제2 층간 절연막 및 상기 제1 층간 절연막, 상기 제2 게이트 절연막, 및 상기 제1 게이트 절연막을 관통하는 제1 관통홀을 통해 상기 제2 트랜지스터의 제1 전극에 연결되는 표시 장치
|
| 19 |
19
제17 항에 있어서, 상기 연결 패턴은 상기 제2 층간 절연막 및 상기 제1 층간 절연막을 관통하는 제2 관통홀을 통해 상기 다이오드의 상기 제1 전극에 연결되는 표시 장치
|
| 20 |
20
제16 항에 있어서, 상기 제1 도전층은 상기 제1 트랜지스터의 상기 게이트 전극과 연결된 커패시터의 제1 전극을 더 포함하고, 상기 커패시터의 상기 제1 전극과 대향하는 상기 커패시터의 제2 전극은 상기 제2 게이트 절연막 상에 배치되는 표시 장치
|
| 21 |
21
제20 항에 있어서, 상기 다이오드의 상기 제1 전극은 상기 커패시터의 상기 제2 전극과 동일한 물질을 포함하는 표시 장치
|
