1 |
1
복수의 층으로 구성되며, 상기 복수의 층 중 어느 한 층에서 내장된 인덕터를 포함하는 인터포저, 상기 인터포저의 하부면 상에 형성된 TMV(Through Mold Via)들 사이에 배치되어 상기 인터포저의 하부면에 실장되는 IC 및 상기 인덕터가 내장된 층과 다른 층에서 형성되어 상기 인덕터와 상기 IC를 연결하는 패턴을 포함하는 인터포저 모듈; 및상기 IC와 연결되는 커패시터가 내장되며, 실장용 패드(PAD)을 포함하는 인쇄회로기판을 포함하고,상기 TMV와 상기 실장용 패드는 서로 대응되는 개수와 형상으로 구성되어, 솔더링(Soldering)을 통해서 상호 연결되면, 상기 인덕터 및 상기 커패시터 중 적어도 하나와 상기 IC를 전기적으로 연결하여 상기 IC와 상기 인덕터 및 상기 커패시터를 포함하는 상기 IC의 주변 회로를 하나의 모듈로 구성하는 3차원 패키징 모듈
|
2 |
2
제1항에 있어서, 상기 인쇄회로기판은,연결 수단을 더 포함하고, 상기 연결 수단을 통해서 연결되어 상기 IC와 그 주변 회로와 연결되어, 상기 IC의 기능을 사용하는 기기의 인쇄회로기판과 전기적으로 연결되는 것인 3차원 패키징 모듈
|
3 |
3
제2항에 있어서, 상기 인쇄회로기판은,상기 커패시터가 형성되는 적어도 두 개의 층, 상기 실장용 패드가 형성되는 층, 상기 연결 수단이 형성되는 층, 및 상기 커패시터, 상기 실장용 패드와 상기 연결 수단 중 적어도 두 개를 상호 전기적으로 연결하는 적어도 하나의 층을 포함하는 것인 3차원 패키징 모듈
|
4 |
4
삭제
|
5 |
5
제1항에 있어서, 상기 연결 부재는,볼 범퍼(BGA; Ball Grid Array)를 포함하는 것인 3차원 패키징 모듈
|
6 |
6
제1항에 있어서, 상기 인덕터는, 상기 인터포저의 제작 과정에서 전기적 결함이 시험되며,상기 커패시터는, 상기 인쇄회로기판의 제작 과정에서 전기적 결함이 시험되는 것인 3차원 패키징 모듈
|