| 1 |
1
입력되는 클럭과 상기 클럭을 반전시킨 클럭을 이용하여 입력데이터를 상기 두 클럭으로 각각 리타임하여 리타임된 제1데이터(DA) 및 제2데이터(DB)를 출력하는 래치수단(10)과, 리타임된 상기 제1 및 제2데이터(DA 또는 DB) 각각에 포함되어 있는 프레임 얼라인먼트 워드를 찾아 디텍트 펄스(D-pulse), FF1 신호, OOF 신호를 출력하는 동일한 구조의 제1 및 제2프레임동기수단(11,14)과, 상기 리타임된 제1 및 제2입력데이터(DA 또는 DB)의 상태를 상기 제1 및 제2프레임동기부(11,14)에서 출력하는 D-펄스(pulse), FF1 및 OFF 신호를 이용하여 점검한 후 점검출력신호(S#)로서 출력하는 동일한 구조의 제1 및 제2출력안정수단(12,15)과, 상기 제1 및 제2출력 안정화 수단(12 또는 15)의 출력(S0,S1)신호를 이용하여 상기 클럭과 반전된 클럭(CA 및 CB)중에 하나를 선택하여 출력하고, 상기 리타임된 제1 및 제2데이터중 하나를 선택하여 출력하는 출력분배수단(13)을 구비하는 것을 특징으로 하는 비트동기의 과도현상 제거회로
|
| 2 |
2
제1항에 있어서, 상기 래치수단(10)은, 입력데이터를 데이터 입력단으로 받고 입력되는 클럭을 클럭단으로 받는 제1D 플립플롭(101)과, 입력데이터를 데이터 입력단으로 받고 입력되는 클럭의 반전클럭을 클럭단으로 받는 제2D 플립플롭(101)을 구비하는 것을 특징으로 하는 비트동기의 과도현상 제거회로
|
| 3 |
3
제1항에 있어서, 상기 제1 및 제2프레임동기수단(11,12) 각각은, 상기 리타임된 데이터를 입력받아 프레임 얼라인먼트 워드검출 신호인 D-펄스와 FF1 신호를 출력하는 검출기(111 또는 141)와, 상기 검출기(111 또는 141)에서 발생하는 FF1 신호를 인에이블신호로 하여 동작하여 동기신호인 S-펄스를 발생하는 계수기(113 또는 143)와, 상기 계수기(113 또는 143)에서 발생하는 S-펄스에 동기되어, 상기 검출기(111 또는 141)로부터의 FF1신호의 발생횟수에 따라 인프레임 상태신호와 아웃오브 프레임신호를 출력하는 동기안정화기(114 또는 144)와, 상기 계수기(113 또는 143)에서 발생하는 S-펄스를 상기 검출기(111 또는 141)에서 발생하는 D-펄스와 비교하여 결과를 상기 검출기(111 또는 141)로 출력하여 FF1의 상태를 결정하게 하는 비교기(112 또는 142)를 구비하는 것을 특징으로 하는 비트동기의 과도현상 제거회로
|
| 4 |
4
제1항에 있어서, 상기 제1 및 제2출력안정수단(12,15) 각각은, 상기 프레임동기수단(11)에서 프레임워드 검출펄스(D-펄스)가 일정회수 발생하면 펄스를 발생하는 계수기(121 또는 151)와, 상기 프레임동기 수단(11 또는 14)의 출력인 FF1, OOF와, 상기 계수기(121 또는 151)의 출력을 입력받아 논리곱 처리하여 출력하는 논리곱 처리기(122 또는 152)와, 상기 논리곱 처리기(122 또는 152)의 출력이 '하이'일 때, 세팅되어 '하이'를 출력하는 플립플롭(123 또는 153)을 구비하는 것을 특징으로 하는 비트동기의 과도현상 제거회로
|
| 5 |
5
제1항에 있어서, 상기 출력분배수단(13)은, 상기 제1 및 제2출력 안정화 수단(12,15)의 출력(S0,S1)을 제어신호로 입력받아 상기 리타임된 제1 및 제2데이터중 하나를 선택하는 데이터 선택출력부(131)와, 상기 제1 및 제2출력 안정화 수단 (12,15)의 출력(S0,S1)을 제어신호로 입력받아 상기 입력클럭 및 반전된 입력클럭중 하나를 선택하여 출력하는 클럭 선택출력부(132)를 구비하는 것을 특징으로 하는 비트동기의 과도현상 제거회로
|
| 6 |
6
제1항에 있어서, 상기 제1출력 안정화수단(12)의 출력의 반전출력과 상기 제2프레임동기수단(14)의 FF1 출력을 논리곱 처리하여 상기 제2출력 안정화수단(15)내의 계수리셋신호로 제공하는 제1논리곱 처리기(145)와, 상기 제2출력 안정화수단 (12)의 출력의 반전출력과 상기 제1프레임동기수단(14)의 FF1 출력을 논리곱 처리하여 상기 제1출력 안정화수단(15)내의 계수리셋신호로 제공하는 제2논리곱 처리기 (115)를 더 구비하도록 한 것을 특징으로 하는 비트동기의 과도현상 제거회로
|
