송신측의 소스 데이터인 직렬비트 단위의 데이터를 8비트의 옥텟단위로 변환시키는 제1피포(34), 송신측의 소스 데이터를 입력받아 RTS를 발생하기 위한 RTS발생수단(33), 상기 제1피포(3)로부터의 47옥텟 신호와 상기 RTS발생수단(33)으로부터의 RTS데이타를 인가받아 SAR-PDU가 발생하는 SAR-PDU발생회로수단(37), 상기 SAR-PDU발생회로수단(37)으로부터의 SAR-PDU를 ATM셀 페이로드로 변환하여 ATM셀을 생성하는 제1 ATM셀 처리수단(39), 상기 제1 ATM셀 처리수단(39)으로부터 53옥텟의 ATM셀을 인가받는 제2 ATM셀 처리수단(40), 상기 제2 ATM셀 처리부(40)로부터 전달받은 ATM셀에서 SAR-PDU를 분리하고 SAR-PDU 헤더를 조사하여 RTS를 분리하고 페이로드를 분리하여 옥텟 단위의 데이터를 발생하는 SAR-PDU분리수단(38), 상기 SAR-PDU분리회로수단(38)으로부터 RTS를 인가받아 클럭을 복원하여 복원된 서비스 클럭을 수신측에 전달하는 클럭 복원수단(35), 상기 SAR-PDU분리수단(38)으로부터 페이로드의 옥텟단위 데이터를 비트단위의 직렬 데이터로 바꾸어 수신측에 전달해주는 제2 피포(36)를 구비하는 것을 특징으로 하는 클럭 복원회로

제1항에 있어서, 상기 RTS발생수단(33)은 ; 수렴 부계층 기능을 나타내는 CSI에 의하여 출력값인 N의 값을 선택하는 N선택수단(41), 상기 N선택수단(41)으로부터의 N값에 의해 소스 클럭(fs)을 N번 분주하여 래치(latch) 인에이블(en)신호를 발생하는 N분주수단(42), 망구동 클럭(fn)을 x분주시켜 fnx값을 출력하는 x분주수단(45), 상기 x분주수단(45)으로부터의 fn클럭을 카운터하는 p-비트 카운트수단(46), 상기 p-비트 카운트수단(46)의 출력 값인 pc를 입력으로 받아 상기 N분주수단(42)으로부터 en신호에 따라 N주기마다 인에이블되어 rs로 출력하는 래치(43), 상기 N분주수단(42) 및 상기 래치(43)에 연결되어 상기 래치(43)의 rs값이 에러일 경우 에러를 교정하기 위한 에러 교정 수단(44)을 구비하는 것을 특징으로하는 클럭 복원회로

제2항에 있어서, 상기 에러 교정 수단(44)는, 래치로부터의 rs신호를 입력받아 클럭의 허용 오차를 이용하여 에러를 검출하고 에러시 err신호와 정상신호시 정상신호 rcrt를 출력하는 에러 검출수단(51), 래치로부터 rs신호와 상기 에러 검출수단(51)으로부터 에러신호를 입력받아 RTS추정치인 rest를 출력하는 RTS추정 및 교정수단(53), 상기 에러 검출수단(51)과 상기 RTS추정 및 교정수단(53)으로부터의 출력을 인가받아 다중화한 RTS를 발생하는 다중화수단(52)을 구비하는 것을 특징으로 하는 클럭 복원회로

제1항에 있어서, 상기 클럭복원수단(35)는 ; Mq카운터의 분주수를 받아 망구동 클럭인 fnx를 Mq번 분주하여 위상 검출용 기준 주파수(frp)신호를 만드는 Mq분주수단(81), 상기 Mq분주수단(81)으로부터의 위상 검출용 기준 주파수를 입력받아 입력되는 신호의 위상 차이를 에지에서 찾아 위상차에 해당하는 위상검출값(pd)을 출력하는 위상 검출수단(82), 상기 위상 검출수단(82)으로부터의 위상검출값을 입력받아 대역을 차단하여 출력(cv)을 내는 저역 통과 필터(83), 상기 저역통과 필터(83)로부터의 조정신호(cv)를 입력받아 복원 소스 클럭을 발생하는 VCO(Voltage Controlled Oscillator)(84), 상기 VCO(84)의 복원 클럭을 인가받아 N분주하여 상기 위상 검출수단(82)의 다른 출력인 fv를 생성하는 N분주수단(85)을 구비하는 것을 특징으로 하는 클럭 복원회로