요약 | 1. 청구범위에 기재된 발명이 속한 기술분야다단계 카운터를 시험하는데 사용하는 시험회로.2. 발명이 해결하려고 하는 기술적 과제시험회로를 통하여 다단계 카운터를 몇 개로 분리하여 입력에 알맞은 테스트 벡터를 인가하며, 출력에서는 직접 확인할 수 있으므로 다단계 카운터를 완벽하게 시험하여 카운터의 불량률을 완전히 제거할 수 있도록 함. 3. 발명의 해결방법의 요지다단계 카운터(1)를 분리하는 디코더(Decoder)회로(2)와 카운터(1)를 동작시키는 먹스(MUX)회로(3)와, 다단계 카운터의 병렬(Parallel)출력을 연속(Serial)출력으로 변환하는 시프트레지스터(Shift register)회로(4)를 구비하여, 반도체 회로내부에 있는 다단계 카운터를 몇 개의 부분으로 분리하고, 출력도 반도체소자의 외부 핀에서 검출할 수 있으므로 카운터를 완벽하게 시험할 수가 있음.4. 발명의 중요한 용도반도체회로내에 있는 다단계 카운터의 시험에 이용됨. |
---|---|
Int. CL | H03K 23/00 (2006.01) G01R 31/28 (2006.01) |
CPC | G01R 31/318527(2013.01) |
출원번호/일자 | 1019960059033 (1996.11.28) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0198939-0000 (1999.03.03) |
공개번호/일자 | 10-1998-0039915 (1998.08.17) 문서열기 |
공고번호/일자 | (19990615) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1996.11.28) |
심사청구항수 | 2 |