1 |
1
제 1 클럭 신호에 응답해서 상위 2 비트 어드레스를 발생하는 제 1 카운터 모듈;
선택 신호에 응답해서 상기 제 1 클럭 신호를 상기 제 1 카운터 모듈로 선택적으로 출력하는 제 1 클럭 선택기;
상기 상위 2 비트 어드레스를 논리 조합하여 제 2 클럭 신호를 발생하고, 상기 선택 신호에 응답해서 상기 제 2 클럭 신호와 상기 제 1 클럭 신호 중 어느 하나를 출력하는 제 2 클럭 선택기; 그리고
상기 제 2 클럭 선택기의 출력에 응답해서 하위 2 비트 어드레스를 발생하는 제 2 카운터 모듈을 포함하고,
상기 제 1 및 제 2 카운터 모듈은, 2 비트 카운터 모듈인 것을 특징으로 하는 디지트 반전 장치
|
2 |
2
제 1 항에 있어서,
상기 어드레스들은 가변길이 래딕스-4 고속 퓨리에 변환을 위한 디지트 반전 결과인 것을 특징으로 하는 디지트 반전 장치
|
3 |
3
제 1 항에 있어서,
상기 제 1 및 제 2 카운터 모듈 각각은, 각각이 1 비트의 어드레스를 발생하는 2 개의 J-K 플립플롭들을 포함하는 것을 특징으로 하는 디지트 반전 장치
|
4 |
4
삭제
|
5 |
5
제 1 항에 있어서,
상기 제 1 클럭 선택기는 상기 선택 신호와 상기 제 1 클럭 신호의 논리 곱 결과를 출력하는 것을 특징으로 하는 디지트 반전 장치
|
6 |
6
제 1 항에 있어서,
상기 제 2 클럭 선택기는 상기 상위 2 디지트의 출력 어드레스를 논리 곱하여 상기 제 2 클럭 신호를 발생하는 제 1 논리 게이트;
상기 제 2 클럭 신호와 상기 선택신호를 논리 곱하는 제 2 논리 게이트;
상기 제 1 클럭 신호와 반전된 상기 선택신호를 논리 곱하는 제 3 논리 게이트; 그리고
상기 제 2 논리 게이트와 상기 제 3 논리 게이트의 출력을 논리 합하는 제 4 논리 게이트를 포함하는 것을 특징으로 하는 디지트 반전 장치
|
7 |
7
제 1 항에 있어서,
상기 제 2 클럭 선택기는 상기 선택 신호에 응답해서 상기 제 1 클럭 신호와 상기 제 2 클럭 신호 중 어느 하나를 선택하는 2-입력 선택기인 것을 특징으로 하는 디지트 반전 장치
|
8 |
8
제 1 항에 있어서,
고속 퓨리에 변환의 가변길이가 N일 때(N은 양의 정수) 상기 제 1 클럭 선택기와 상기 제 2 클럭 선택기의 개수의 합은 log4N개인 것을 특징으로 하는 디지트 반전 장치
|
9 |
9
제 1 클럭 신호에 응답해서 상위 2 비트 어드레스를 발생하는 제 1 카운터 모듈;
상기 상위 2 비트 어드레스에 응답해서 제 2 클럭 신호를 발생하는 클럭 발생기; 그리고
상기 제 2 클럭 신호의 출력에 응답해서 하위 2 비트 어드레스를 발생하는 제 2 카운터 모듈을 포함하는 것을 특징으로 하는 디지트 반전 장치
|
10 |
10
제 9 항에 있어서,
상기 어드레스들은 고정길이 래딕스-4 고속 퓨리에 변환을 위한 디지트 반전 결과인 것을 특징으로 하는 디지트 반전 장치
|
11 |
11
제 9 항에 있어서,
상기 제 1 및 제 2 카운터 모듈 각각은, 각각이 1 비트의 어드레스를 발생하는 2 개의 J-K 플립플롭들을 포함하는 것을 특징으로 하는 디지트 반전 장치
|
12 |
12
제 9 항에 있어서,
상기 제 1 및 제 2 카운터 모듈은, 2 비트 카운터 모듈인 것을 특징으로 하는 디지트 반전 장치
|
13 |
13
제 9 항에 있어서,
상기 클럭 발생기는 상기 상위 2 디지트의 출력 어드레스의 논리 곱 결과를 상기 제 2 클럭 신호로서 발생하는 것을 특징으로 하는 디지트 반전 장치
|