| 1 |
1
디블록킹 필터링 연산을 할 매크로블록을 저장하는 현재 매크로블록 저장부;상기 매크로블록에 인접한 서브매크로블록들을 저장하는 인접 서브매크로블록 저장부;상기 매크로블록 내의 서브매크로블록들 및 상기 인접한 서브매크로블록들의 경계들에 대해 소정의 연산 순서에 따라 디블록킹 필터링 연산을 수행하는 연산부; 및프레임을 재구성할 수 있도록 상기 연산부로부터 디블록킹 필터링 연산이 끝난 서브매크로블록들을 차례로 전달받아 저장하는 프레임 버퍼를 포함하며,상기 연산부는제1 및 제2 입력 단자에서 각각 한 서브매크로블록을 입력받고, 입력받은 두 서브매크로블록들의 경계에서 에지 필터링 연산을 수행하며, 연산 결과인 제1 및 제2 출력 서브매크로블록들을 출력하는 에지 필터;입력되는 서브매크로블록을 그대로 또는 전치(transpose)하여 출력하는 제1 및 제2 전치 버퍼들;상기 제2 출력 서브매크로블록을 일시적으로 저장하는 레지스터 블록;상기 레지스터 블록, 상기 인접 서브매크로블록 저장부 또는 상기 제1 전치 버퍼에서 출력되는 서브매크로블록들 중 어느 하나를 상기 에지 필터의 제1 입력 단자에 제공하는 제1 멀티플렉서;상기 제1 전치 버퍼, 제2 전치버퍼 또는 상기 현재 매크로블록 저장부에서 출력되는 서브매크로블록들 중 어느 하나를 상기 에지 필터의 제2 입력 단자에 제공하는 제2 멀티플렉서;상기 인접 서브매크로블록 저장부에서 출력되는 서브매크로블록 또는 제2 출력 서브매크로블록 중 어느 하나를 직후의 디블록킹 필터링 연산을 위해 상기 제1 전치 버퍼에 제공하는 제3 멀티플렉서;상기 제1 및 제2 출력 서브매크로블록 중 어느 하나를 직후의 디블록킹 필터링 연산을 위해 상기 제2 전치 버퍼에 제공하는 제4 멀티플렉서;상기 제2 전치 버퍼에서 출력되는 서브매크로블록 또는 제2 출력 매크로블록 중 어느 하나를 다음 매크로블록의 디블록킹 필터링 연산을 위해 상기 인접 서브매크로블록 저장부에 제공하는 제5 멀티플렉서; 및어느 서브매크로블록에 대해 디블록킹 필터링 연산이 완료된 경우에 상기 제1 출력 서브매크로블록 또는 상기 제2 전치 버퍼에서 출력되는 서브매크로블록 중 어느 하나를 상기 프레임 버퍼에 제공하는 제6 멀티플렉서를 포함하는 것을 특징으로 하는 디블록킹 필터
|
| 2 |
2
제1항에 있어서, 상기 매크로블록은 4x4 서브매크로블록들로 구성되고, 상기 서브매크로블록들은 4x4 픽셀로 구성되며, 상기 소정의 연산 순서는 상기 매크로블록의 휘도 성분의 각 행마다 좌측 첫 번째 서브매크로블록의 좌측, 우측, 상측 경계, 두 번째 서브매크로블록의 우측, 상측 경계, 세 번째 서브매크로블록의 우측, 상측 경계, 네 번째 서브매크로블록의 상측 경계의 순서가 반복되고, 이어서 색차 성분의 좌측 첫 번째 서브매크로블록의 좌측, 우측, 상측 경계, 두 번째 서브매크로블록의 상측 경계의 순서가 반복되는 것임을 특징으로 하는 디블록킹 필터
|
| 3 |
3
제2항에 있어서, 상기 레지스터 블록은 현재의 디블록킹 필터링 연산 시 상기 제1 및 제2 전치 버퍼들이 모두 사용 중인 경우, 직후의 디블록킹 필터링 연산에 쓰일 예정인 인접한 서브매크로블록을 미리 입력받아 저장하도록 구성된 것을 특징으로 하는 디블록킹 필터
|
| 4 |
4
제3항에 있어서, 상기 레지스터 블록은 적어도 네 개의 레지스터, 제1 및 제2 디멀티플렉서, 제7 멀티플렉서를 포함하며, 상기 제1 디멀티플렉서는 상기 인접 서브매크로블록 저장부로부터 입력받은 서브매크로블록을 상기 레지스터들 중 하나에 저장하고, 상기 제2 디멀티플렉서는 상기 제2 출력 서브매크로블록을 상기 레지스터 중 하나에 저장하며, 상기 제7멀티플렉서는 상기 레지스터들 중 어느 하나로부터 출력되는 서브매크로블록을 상기 제1 멀티플렉서에 인가하도록 구성된 것을 특징으로 하는 디블록킹 필터
|
| 5 |
5
제2항에 있어서, 제1 및 제2 전치 버퍼는 각각 4x4 개의 레지스터들이 매트릭스 구조로 배열된 어레이이며, 각각의 레지스터들은 전치할 경우에는 수직으로 픽셀 데이터를 전달하고, 그대로 출력할 경우에는 수평으로 픽셀 데이터를 전달하도록 구성된 것을 특징으로 하는 디블록킹 필터
|
