맞춤기술찾기

이전대상기술

적층된 다이들 사이의 노이즈 전달을 방지하는 시스템 인패키지

  • 기술번호 : KST2014011475
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 시스템 인 패키지는 반도체 기판, 제1 다이, 고전도층 및 제2 다이를 포함한다. 반도체 기판은 상부면에 접지 패드를 구비한다. 제1 다이는 반도체 기판 위에 위치한다. 고전도층은 제1 다이 위에 위치하고, 와이어본딩에 의해 반도체 기판의 접지 패드에 연결된다. 제2 다이는 고전도층 위에 위치한다. 고전도층은 제1 다이 및 제2 다이 사이의 커플링 현상을 방지한다. 따라서 시스템 인 패키지 내 적층된 다이들 사이에서 발생하는 신호 간섭 및 적층된 다이들 사이의 노이즈 전달을 감소시킬 수 있다.시스템 인 패키지, 다이, 전기전도율
Int. CL H01L 23/12 (2006.01)
CPC
출원번호/일자 1020070087949 (2007.08.31)
출원인 한국과학기술원
등록번호/일자 10-0887638-0000 (2009.03.02)
공개번호/일자 10-2009-0022524 (2009.03.04) 문서열기
공고번호/일자 (20090311) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.08.31)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김정호 대한민국 대전 유성구
2 하명현 대한민국 대전 유성구
3 박현정 대한민국 서울 송파구
4 황철순 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영우 대한민국 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2007.08.31 수리 (Accepted) 1-1-2007-0634517-85
2 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2007.09.04 수리 (Accepted) 1-1-2007-0641453-15
3 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2007.10.11 수리 (Accepted) 1-1-2007-0730455-72
4 선행기술조사의뢰서
Request for Prior Art Search
2008.06.09 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search
2008.07.15 수리 (Accepted) 9-1-2008-0045753-82
6 의견제출통지서
Notification of reason for refusal
2008.08.30 발송처리완료 (Completion of Transmission) 9-5-2008-0455443-87
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2008.10.21 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0728476-62
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2008.10.21 수리 (Accepted) 1-1-2008-0728483-82
9 등록결정서
Decision to grant
2009.02.25 발송처리완료 (Completion of Transmission) 9-5-2009-0085217-86
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
16 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
상부면에 접지 패드를 구비하는 반도체 기판;상기 반도체 기판 위에 위치하는 제1 다이;상기 제1 다이 위에 위치하고, 와이어본딩에 의해 상기 반도체 기판의 상기 접지 패드에 연결되는 고전도층; 및상기 고전도층 위에 위치하는 제2 다이를 포함하고, 상기 고전도층의 고전도는 전기전도율이 1 S/m(지멘스 퍼 미터) 이상임을 의미하고, 상기 고전도층은 전기전도율이 1 S/m(지멘스 퍼 미터) 이상인 실리콘 재질로 구성되어 상기 제1 다이 및 상기 제2 다이 사이의 커플링 현상을 방지하는 것을 특징으로 하는 시스템 인 패키지
2 2
삭제
3 3
삭제
4 4
제1항에 있어서, 상기 반도체 기판 위에 상기 반도체 기판, 상기 제1 다이, 상기 제2 다이, 상기 고전도층 및 상기 와이어본딩을 감싸는 몰드부를 더 포함하는 것을 특징으로 하는 시스템 인 패키지
5 5
제1항에 있어서, 상기 반도체 기판의 하부면에 배치되는 복수개의 솔더 볼들을 더 포함하는 것을 특징으로 하는 시스템 인 패키지
6 6
상부면에 접지 패드를 구비하는 반도체 기판;상기 반도체 기판 위에 위치하는 제1 다이;상기 제1 다이 위에 위치하고, 와이어본딩에 의해 상기 반도체 기판의 상기 접지 패드에 연결되는 고전도층;상기 고전도층 위에 위치하는 제2 다이;상기 제1 다이와 상기 고전도층 사이에 위치하여 상기 제1 다이와 상기 고전도층을 이격시키는 제1 스페이서; 및상기 제2 다이와 상기 고전도층 사이에 위치하여 상기 제2 다이와 상기 고전도층을 이격시키는 제2 스페이서를 포함하고, 상기 고전도층의 고전도는 전기전도율이 1 S/m(지멘스 퍼 미터) 이상임을 의미하고, 상기 고전도층은 전기전도율이 1 S/m(지멘스 퍼 미터) 이상인 실리콘 재질로 구성되어 상기 제1 및 상기 제2 다이 사이의 커플링 현상을 방지하는 것을 특징으로 하는 시스템 인 패키지
7 7
삭제
8 8
삭제
9 9
제6항에 있어서, 상기 반도체 기판 위에 상기 반도체 기판, 상기 제1 다이, 상기 제2 다이, 상기 고전도층, 상기 제1 스페이서, 상기 제2 스페이서 및 상기 와이어본딩을 감싸는 몰드부를 더 포함하는 것을 특징으로 하는 시스템 인 패키지
10 10
제6항에 있어서, 상기 반도체 기판의 하부면에 배치되는 복수개의 솔더 볼들을 더 포함하는 것을 특징으로 하는 시스템 인 패키지
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 전기및전자공학부 KAIST IT신성장동력핵심기술개발 고성능 극소형 SiP 기술 개발