맞춤기술찾기

이전대상기술

고속 움직임 보상 장치 및 방법

  • 기술번호 : KST2014011517
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 H.264/AVC를 위한 고속 움직임 보상 장치는 외부 저장 장치의 복수의 워드 주소들을 읽고, 복수의 워드 주소들에 걸쳐 있는 참조 픽셀들을 정렬하여 임시로 저장하며, 정렬되어 임시 저장된 참조 픽셀들을 순차적으로 출력하기 위한 버스 인터페이스부, 버스 인터페이스부에서 출력된 참조 픽셀들 중에서 서브 픽셀들을 생성하는 데 있어서 중첩되어 사용되는 참조 픽셀들을 임시로 저장하기 위한 버퍼부, 버스 인터페이스부에서 출력된 참조 픽셀들을 이용하여 제1 하프 픽셀들, 제2 하프 픽셀들, 제1 쿼터 픽셀들, 및 제2 쿼터 픽셀들을 생성하기 위한 인터폴레이션부, 및 버스 인터페이스부에서 출력된 참조 픽셀들을 사용하여 크로마 픽셀들을 생성하기 위한 크로마 필터부를 포함한다. 따라서 고속 움직임 보상 장치는 메모리에의 접근 횟수를 줄이고, 참조 픽셀들을 중복으로 읽는 것을 방지하여 움직임 보상을 고속으로 수행한다.
Int. CL H04N 19/43 (2014.01)
CPC
출원번호/일자 1020070094803 (2007.09.18)
출원인 한국과학기술원
등록번호/일자 10-0909390-0000 (2009.07.20)
공개번호/일자 10-2009-0029500 (2009.03.23) 문서열기
공고번호/일자 (20090724) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.09.18)
심사청구항수 37

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 경종민 대한민국 대전 유성구
2 김재문 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영우 대한민국 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2007.09.18 수리 (Accepted) 1-1-2007-0675768-22
2 선행기술조사의뢰서
Request for Prior Art Search
2008.03.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2008.04.16 수리 (Accepted) 9-1-2008-0024040-11
4 의견제출통지서
Notification of reason for refusal
2009.03.27 발송처리완료 (Completion of Transmission) 9-5-2009-0132420-30
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2009.05.19 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0299455-07
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2009.05.19 수리 (Accepted) 1-1-2009-0299463-62
7 등록결정서
Decision to grant
2009.07.15 발송처리완료 (Completion of Transmission) 9-5-2009-0295963-32
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
움직임 보상을 위한 참조 픽셀들을 이용하여 서브 픽셀들을 생성하는 움직임 보상 장치에 있어서, 외부 저장 장치로부터 복수의 워드 주소들을 읽고, 상기 워드 주소들에 걸쳐 있는 상기 참조 픽셀들을 정렬하여 임시로 저장하며, 임시 저장된 상기 참조 픽셀들을 순차적으로 출력하기 위한 버스 인터페이스부; 상기 버스 인터페이스부에서 출력되는 상기 참조 픽셀들을 이용하여 제1 하프 픽셀들, 제2 하프 픽셀들, 제1 쿼터 픽셀들 및 제2 쿼터 픽셀들을 생성하기 위한 인터폴레이션부; 및 상기 버스 인터페이스부에서 출력되는 상기 참조 픽셀들을 이용하여 크로마 픽셀들을 생성하기 위한 크로마 필터부를 포함하는 고속 움직임 보상 장치
2 2
제 1 항에 있어서, 상기 버스 인터페이스부는 현재 움직임 보상을 위해 사용되는 제1 참조 픽셀들을 저장하기 위한 제1 버퍼를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
3 3
제 2 항에 있어서, 상기 버스 인터페이스부는 차후 움직임 보상을 위해 사용될 제2 참조 픽셀들을 저장하기 위한 제2 버퍼를 더 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
4 4
제 1 항에 있어서, 상기 버스 인터페이스부에서 출력되는 상기 참조 픽셀들 중에서 상기 서브 픽셀들을 생성하는데 있어 중첩되어 사용될 중첩 참조 픽셀들을 임시로 저장하기 위한 버퍼부를 더 포함하고, 상기 인터폴레이션부는 상기 버스 인터페이스부에서 출력되는 상기 참조 픽셀들을 입력받되, 상기 버퍼부에 상기 중첩 참조 픽셀들이 저장되어 있는 경우에는 상기 중첩 참조 픽셀들을 상기 버퍼부로부터 입력받는 것을 특징으로 하는 고속 움직임 보상 장치
5 5
제 4 항에 있어서, 상기 버퍼부는 상기 참조 픽셀들 중에서 수직 방향 또는 대각선 방향으로 배열되어 있는 상기 서브 픽셀들을 생성하는데 있어 중첩되어 사용될 상기 중첩 참조 픽셀들을 저장하기 위한 제3 버퍼; 및 상기 참조 픽셀들 중에서 수평 방향 또는 대각선 방향으로 배열되어 있는 상기 서브 픽셀들을 생성하는데 있어 중첩되어 사용될 상기 중첩 참조 픽셀들을 저장하기 위한 제4 버퍼를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
6 6
제 1 항에 있어서, 상기 인터폴레이션부는 상기 참조 픽셀들인 정수 픽셀들 사이에 인터폴레이션을 하여 제1 하프 픽셀들을 생성하는 제1 인터폴레이터; 상기 제1 하프 픽셀들 사이에 인터폴레이션을 하여 제2 하프 픽셀들을 생성하는 제2 인터폴레이터; 상기 제1 하프 픽셀들 및 상기 정수 픽셀들 사이에 인터폴레이션을 하여 제1 쿼터 픽셀들을 생성하는 제3 인터폴레이터; 및 상기 제1 하프 픽셀들 및 상기 제2 하프 픽셀들 사이에 인터폴레이션을 하거나 또는, 상기 제1 하프 픽셀들 사이에 인터폴레이션을 하여 제2 쿼터 픽셀들을 생성하는 제4 인터폴레이터를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
7 7
제 6 항에 있어서, 상기 제1 인터폴레이터는 4개의 제1 FIR 필터들을 포함하고, [수식 1a]의 변형식인 [수식 1b]를 이용하여 8 비트의 상기 제1 하프 픽셀들을 생성하는 것을 특징으로 하는 고속 움직임 보상 장치
8 8
제 7 항에 있어서, 상기 제1 FIR 필터들 각각은 상기 p0과 상기 p5 사이에 덧셈 연산을 수행하는 제1 덧셈기; 상기 p2와 상기 p3 사이에 덧셈 연산을 수행하는 제2 덧셈기; 상기 p1과 상기 p4 사이에 덧셈 연산을 수행하는 제3 덧셈기; 상기 제2 덧셈기의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제1 쉬프터; 상기 제1 쉬프터의 연산 결과와 상기 제3 덧셈기의 연산 결과 사이에 뺄셈 연산을 수행하는 제1 뺄셈기; 상기 제1 덧셈기의 연산 결과와 상기 제1 뺄셈기의 연산 결과 사이에 덧셈 연산을 수행하는 제4 덧셈기; 상기 제1 뺄셈기의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제2 쉬프터; 상기 제1 뺄셈기의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제3 쉬프터; 상기 제3 쉬프터의 연산 결과와 라운드 계수인 16 사이에 덧셈 연산을 수행하는 제5 덧셈기; 상기 제2 쉬프터의 연산 결과와 상기 제4 덧셈기의 연산 결과 사이에 덧셈 연산을 수행하고 상기 결과를 하프 버퍼로 출력하는 제6 덧셈기; 상기 제4 덧셈기의 연산 결과와 상기 제5 덧셈기의 연산 결과 사이에 덧셈 연산을 수행하는 제7 덧셈기; 및 상기 제7 덧셈기의 연산 결과가 0과 255 사이에 있으면 그대로, 0보다 작을 경우엔 0을, 255보다 클 경우에는 255를 출력하는 제1 클립부를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
9 9
제 6 항에 있어서, 상기 제2 인터폴레이터는 4개의 제2 FIR 필터들을 포함하고, [수식 2a]의 변형식인 [수식 2b]를 이용하여 8 비트의 상기 제2 하프 픽셀들을 생성하는 것을 특징으로 하는 고속 움직임 보상 장치
10 10
제 9 항에 있어서, 상기 제2 FIR 필터들 각각은 상기 HP0과 상기 HP5 사이에 덧셈 연산을 수행하는 제8 덧셈기; 상기 HP2와 상기 HP3 사이에 덧셈 연산을 수행하는 제9 덧셈기; 상기 HP1과 상기 HP4 사이에 덧셈 연산을 수행하는 제10 덧셈기; 상기 제9 덧셈기의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제4 쉬프터; 상기 제4 쉬프터의 연산 결과와 상기 제10 덧셈기의 연산 결과 사이에 뺄셈 연산을 수행하는 제2 뺄셈기; 상기 제8 덧셈기의 연산 결과와 상기 제2 뺄셈기의 연산 결과 사이에 덧셈 연산을 수행하는 제11 덧셈기; 상기 제2 뺄셈기의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제5 쉬프터; 상기 제5 쉬프터의 연산 결과와 라운드 계수인 512 사이에 덧셈 연산을 수행하는 제12 덧셈기; 상기 제11 덧셈기의 연산 결과와 상기 제12 덧셈기의 연산 결과 사이에 덧셈 연산을 수행하는 제13 덧셈기; 상기 제13 덧셈기의 연산 결과를 오른쪽으로 10비트 쉬프트하는 연산을 수행하는 제6 쉬프터; 및 상기 제6 쉬프터의 연산 결과가 0과 255 사이에 있으면 그대로, 0보다 작을 경우엔 0을, 255보다 클 경우에는 255를 출력하는 제2 클립부를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
11 11
제 8 항에 있어서, 상기 제3 인터폴레이터는 4개의 제1 평균 필터들을 포함하고, 상기 제1 클립부에서 출력된 8 비트의 상기 제1 하프 픽셀들과 상기 정수 픽셀들 사이의 평균값으로 8 비트의 상기 제1 쿼터 픽셀들을 생성하는 것을 특징으로 하는 고속 움직임 보상 장치
12 12
제 11 항에 있어서, 상기 제1 평균 필터들 각각은 상기 제1 하프 픽셀과 상기 정수 픽셀 사이에 덧셈 연산을 수행하는 제14 덧셈기; 상기 제14 덧셈기의 연산 결과와 라운드 계수인 1 사이에 덧셈 연산을 수행하는 제15 덧셈기; 및 상기 제15 덧셈기의 연산 결과를 오른쪽으로 1비트 쉬프트하는 연산을 수행하는 제7 쉬프터를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
13 13
제 8 항 또는 제 10 항에 있어서, 상기 제4 인터폴레이터는 4개의 제2 평균 필터들을 포함하고, 상기 제1 클립부에서 출력된 8 비트의 상기 제1 하프 픽셀들과 상기 제2 클립부에서 출력된 8 비트의 상기 제2 하프 픽셀들 사이의 평균값 또는, 상기 제1 클립부에서 출력된 8 비트의 상기 제1 하프 픽셀들 사이의 평균값으로 8 비트의 상기 제2 쿼터 픽셀들을 생성하는 것을 특징으로 하는 고속 움직임 보상 장치
14 14
제 13 항에 있어서, 상기 제2 평균 필터들 각각은 상기 제1 하프 픽셀과 상기 제2 하프 픽셀 사이에 또는, 상기 제1 하프 픽셀들 사이에 덧셈 연산을 수행하는 제16 덧셈기; 상기 제16 덧셈기의 연산 결과와 라운드 계수인 1 사이에 덧셈 연산을 수행하는 제17 덧셈기; 및 상기 제17 덧셈기의 연산 결과를 오른쪽으로 1비트 쉬프트하는 연산을 수행하는 제7 쉬프터를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
15 15
제 1 항에 있어서, 상기 크로마 필터부는 4개의 쌍일차 필터들을 포함하고, [수식 3a]의 변형식인 [수식 3b]를 이용하여 8 비트의 상기 크로마 픽셀들을 생성하는 것을 특징으로 하는 고속 움직임 보상 장치
16 16
제 15 항에 있어서, 상기 쌍일차 필터들 각각은 상기 [수식 3b]의 (8×A + dy×(C-A)) 식을 논리 소자들로 구현한 제1 서브 유닛; 상기 [수식 3b]의 (8×A + dy×(C-A)) 식에 상기 [수식 3b]의 (8-dx) 식을 곱한 (8×A + dy×(C-A))×(8-dx) 식을 논리 소자들로 구현한 제2 서브 유닛; 상기 [수식 3b]의 (8×B + dy×(D - B)) 식을 논리 소자들로 구현한 제3 서브 유닛; 상기 [수식 3b]의 (8×B + dy×(D - B)) 식에 상기 [수식 3b]의 dx을 곱하고, 라운드 계수인 32를 더한 (8×B + dy×(D - B))×dx + 32 식을 논리 소자들로 구현한 제4 서브 유닛; 상기 제2 서브 유닛의 연산 결과와 상기 제4 서브 유닛의 연산 결과 사이에 덧셈 연산을 수행하는 제18 덧셈기; 및 상기 제18 덧셈기의 연산 결과를 오른쪽으로 6비트 쉬프트하는 연산을 수행하는 제8 쉬프터를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
17 17
제 16 항에 있어서, 상기 제1 서브 유닛은 상기 C와 상기 A 사이에 뺄셈 연산을 수행하는 제3 뺄셈기; 상기 제3 뺄셈기의 연산 결과와 상기 dy 간의 AND 연산을 수행하는 제1 AND 게이트; 상기 제3 뺄셈기의 연산 결과와 상기 dy 간의 AND 연산을 수행하는 제2 AND 게이트; 상기 제3 뺄셈기의 연산 결과와 상기 dy 간의 AND 연산을 수행하는 제3 AND 게이트; 상기 제1 AND 게이트의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제9 쉬프터; 상기 제2 AND 게이트의 연산 결과를 왼쪽으로 1비트 쉬프트하는 연산을 수행하는 제10 쉬프터; 상기 A를 왼쪽으로 3비트 쉬프트하는 연산을 수행하는 제11 쉬프터; 상기 제11 쉬프터의 연산 결과와 상기 제9 쉬프터의 연산 결과 사이에 덧셈 연산을 수행하는 제19 덧셈기; 상기 제10 쉬프터의 연산 결과와 상기 제3 AND 게이트의 연산 결과 사이에 덧셈 연산을 수행하는 제20 덧셈기; 및 상기 제19 덧셈기의 연산 결과와 상기 제20 덧셈기의 연산 결과 사이에 덧셈 연산을 수행하는 제21 덧셈기를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
18 18
제 17 항에 있어서, 상기 제2 서브 유닛은 라운드 계수인 8과 상기 dx 사이에 뺄셈 연산을 수행하는 제4 뺄셈기; 상기 제4 뺄셈기의 연산 결과와 상기 제21 덧셈기의 연산 결과 사이에 AND 연산을 수행하는 제4 AND 게이트; 상기 제4 뺄셈기의 연산 결과와 상기 제21 덧셈기의 연산 결과 사이에 AND 연산을 수행하는 제5 AND 게이트; 상기 제4 뺄셈기의 연산 결과와 상기 제21 덧셈기의 연산 결과 사이에 AND 연산을 수행하는 제6 AND 게이트; 상기 제4 뺄셈기의 연산 결과와 상기 제21 덧셈기의 연산 결과 사이에 AND 연산을 수행하는 제7 AND 게이트; 상기 제4 AND 게이트의 연산 결과를 왼쪽으로 1비트 쉬프트하는 연산을 수행하는 제12 쉬프터; 상기 제6 AND 게이트의 연산 결과를 왼쪽으로 1비트 쉬프트하는 연산을 수행하는 제13 쉬프터; 상기 제12 쉬프터의 연산 결과와 상기 제5 AND 게이트의 연산 결과 사이에 덧셈 연산을 수행하는 제22 덧셈기; 상기 제13 쉬프터의 연산 결과와 상기 제7 AND 게이트의 연산 결과 사이에 덧셈 연산을 수행하는 제23 덧셈기; 및 상기 제22 덧셈기의 연산 결과와 상기 제23 덧셈기의 연산 결과 사이에 덧셈 연산을 수행하는 제24 덧셈기를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
19 19
제 16 항에 있어서, 상기 제3 서브 유닛은 상기 D와 상기 B 사이에 뺄셈 연산을 수행하는 제5 뺄셈기; 상기 제5 뺄셈기의 연산 결과와 상기 dy 사이에 AND 연산을 수행하는 제8 AND 게이트; 상기 제5 뺄셈기의 연산 결과와 상기 dy 사이에 AND 연산을 수행하는 제9 AND 게이트; 상기 제5 뺄셈기의 연산 결과와 상기 dy 사이에 AND 연산을 수행하는 제10 AND 게이트; 상기 제8 AND 게이트의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제14 쉬프터; 상기 제9 AND 게이트의 연산 결과를 왼쪽으로 1비트 쉬프트하는 연산을 수행하는 제15 쉬프터; 상기 B를 왼쪽으로 3비트 쉬프트하는 연산을 수행하는 제16 쉬프터; 상기 제16 쉬프터의 연산 결과와 상기 제14 쉬프터의 연산 결과 사이에 덧셈 연산을 수행하는 제25 덧셈기; 상기 제15 쉬프터의 연산 결과와 상기 제10 AND 게이트의 연산 결과 사이에 덧셈 연산을 수행하는 제26 덧셈기; 및 상기 제25 덧셈기의 연산 결과와 상기 제26 덧셈기의 연산 결과 사이에 덧셈 연산을 수행하는 제27 덧셈기를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
20 20
제 19 항에 있어서, 상기 제4 서브 유닛은 상기 제27 덧셈기의 연산 결과와 상기 dx 사이에 AND 연산을 수행하는 제11 AND 게이트; 상기 제27 덧셈기의 연산 결과와 상기 dx 사이에 AND 연산을 수행하는 제12 AND 게이트; 상기 제27 덧셈기의 연산 결과와 상기 dx 사이에 AND 연산을 수행하는 제13 AND 게이트; 상기 제11 AND 게이트의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제17 쉬프터; 상기 제12 AND 게이트의 연산 결과를 왼쪽으로 1비트 쉬프트하는 연산을 수행하는 제18 쉬프터; 라운드 계수인 32와 상기 제17 쉬프터의 연산 결과 사이에 덧셈 연산을 수행하는 제28 덧셈기; 상기 제18 쉬프터의 연산 결과와 상기 제13 AND 게이트의 연산 결과 사이에 덧셈 연산을 수행하는 제29 덧셈기; 및 상기 제28 덧셈기의 연산 결과와 상기 제29 덧셈기의 연산 결과 사이에 덧셈 연산을 수행하는 제30 덧셈기를 포함하는 것을 특징으로 하는 고속 움직임 보상 장치
21 21
움직임 보상을 위한 참조 픽셀들을 이용하여 서브 픽셀들을 생성하는 움직임 보상 방법에 있어서, 외부 저장 장치의 복수의 워드 주소들을 읽어 오는 단계; 상기 복수의 워드 주소들에 걸쳐 있는 상기 참조 픽셀들을 정렬하여 임시로 저장하는 단계; 임시 저장된 상기 참조 픽셀들을 순차적으로 출력하는 단계; 상기 참조 픽셀들 중에서 상기 서브 픽셀들을 생성하는데 있어 중첩되어 사용될 중첩 참조 픽셀들을 임시로 저장하는 단계; 상기 참조 픽셀들 또는 상기 중첩 참조 픽셀들을 입력받아 상기 참조 픽셀들 또는 상기 중첩 참조 픽셀들인 정수 픽셀들 사이에 인터폴레이션을 하여 제1 하프 픽셀들을 생성하는 단계; 상기 제1 하프 픽셀들 사이에 인터폴레이션을 하여 제2 하프 픽셀들을 생성하는 단계; 상기 제1 하프 픽셀들 및 상기 정수 픽셀들 사이에 인터폴레이션을 하여 제1 쿼터 픽셀들을 생성하는 단계; 상기 제1 하프 픽셀들 및 상기 제2 하프 픽셀들 사이에 인터폴레이션을 하거나 또는, 상기 제1 하프 픽셀들 사이에 인터폴레이션을 하여 제2 쿼터 픽셀들을 생성하는 단계; 및 상기 참조 픽셀들을 입력받아 상기 참조 픽셀들을 이용하여 크로마 픽셀들을 생성하는 단계를 포함하는 고속 움직임 보상 방법
22 22
제 21 항에 있어서, 상기 참조 픽셀들을 정렬하여 임시로 저장하는 단계는 현재 움직임 보상을 위해 사용되는 제1 참조 픽셀들을 저장하는 제1 버퍼링 단계; 및 차후 움직임 보상을 위해 사용될 제2 참조 픽셀들을 저장하는 제2 버퍼링 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
23 23
제 21 항에 있어서, 상기 중첩 참조 픽셀들을 임시로 저장하는 단계는 상기 참조 픽셀들 중에서 수직 방향 또는 대각선 방향으로 배열되어 있는 상기 서브 픽셀들을 생성하는데 있어 중첩되어 사용될 상기 중첩 참조 픽셀들을 저장하는 제3 버퍼링 단계; 및 상기 참조 픽셀들 중에서 수평 방향 또는 대각선 방향으로 배열되어 있는 상기 서브 픽셀들을 생성하는데 있어 중첩되어 사용될 상기 중첩 참조 픽셀들을 저장하는 제4 버퍼링 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
24 24
제 21 항에 있어서, 상기 제1 하프 픽셀들을 생성하는 단계는 4개의 제1 FIR 필터링 단계들을 포함하고, [수식 1a]의 변형식인 [수식 1b]를 이용하여 8 비트의 상기 제1 하프 픽셀들을 생성하는 것을 특징으로 하는 고속 움직임 보상 방법
25 25
제 24 항에 있어서, 상기 제1 FIR 필터링 단계들 각각은 상기 p0과 상기 p5 사이에 덧셈 연산을 수행하는 제1 덧셈 단계; 상기 p2와 상기 p3 사이에 덧셈 연산을 수행하는 제2 덧셈 단계; 상기 p1과 상기 p4 사이에 덧셈 연산을 수행하는 제3 덧셈 단계; 상기 제2 덧셈 단계의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제1 쉬프팅 단계; 상기 제1 쉬프팅 단계의 연산 결과와 상기 제3 덧셈 단계의 연산 결과 사이에 뺄셈 연산을 수행하는 제1 뺄셈 단계; 상기 제1 덧셈 단계의 연산 결과와 상기 제1 뺄셈 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제4 덧셈 단계; 상기 제1 뺄셈 단계의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제2 쉬프팅 단계; 상기 제1 뺄셈 단계의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제3 쉬프팅 단계; 상기 제3 쉬프팅 단계의 연산 결과와 라운드 계수인 16 사이에 덧셈 연산을 수행하는 제5 덧셈 단계; 상기 제2 쉬프팅 단계의 연산 결과와 상기 제4 덧셈 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제6 덧셈 단계; 상기 제4 덧셈 단계의 연산 결과와 상기 제5 덧셈 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제7 덧셈 단계; 및 상기 제7 덧셈 단계의 연산 결과가 0과 255 사이에 있으면 그대로, 0보다 작을 경우엔 0을, 255보다 클 경우에는 255를 출력하는 제1 클리핑 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
26 26
제 21 항에 있어서, 상기 제2 하프 픽셀들을 생성하는 단계는 4개의 제2 FIR 필터링 단계들을 포함하고, [수식 2a]의 변형식인 [수식 2b]를 이용하여 8 비트의 상기 제2 하프 픽셀들을 생성하는 것을 특징으로 하는 고속 움직임 보상 방법
27 27
제 26 항에 있어서, 상기 제2 FIR 필터링 단계들 각각은 상기 HP0과 상기 HP5 사이에 덧셈 연산을 수행하는 제8 덧셈 단계; 상기 HP2와 상기 HP3 사이에 덧셈 연산을 수행하는 제9 덧셈 단계; 상기 HP1과 상기 HP4 사이에 덧셈 연산을 수행하는 제10 덧셈 단계; 상기 제9 덧셈 단계의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제4 쉬프팅 단계; 상기 제4 쉬프팅 단계의 연산 결과와 상기 제10 덧셈 단계의 연산 결과 사이에 뺄셈 연산을 수행하는 제2 뺄셈 단계; 상기 제8 덧셈 단계의 연산 결과와 상기 제2 뺄셈 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제11 덧셈 단계; 상기 제2 뺄셈 단계의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제5 쉬프팅 단계; 상기 제5 쉬프팅 단계의 연산 결과와 라운드 계수인 512 사이에 덧셈 연산을 수행하는 제12 덧셈 단계; 상기 제11 덧셈 단계의 연산 결과와 상기 제12 덧셈 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제13 덧셈 단계; 상기 제13 덧셈 단계의 연산 결과를 오른쪽으로 10비트 쉬프트하는 연산을 수행하는 제6 쉬프팅 단계; 및 상기 제6 쉬프팅 단계의 연산 결과가 0과 255 사이에 있으면 그대로, 0보다 작을 경우엔 0을, 255보다 클 경우에는 255를 출력하는 제2 클리핑 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
28 28
제 25 항에 있어서, 상기 제1 쿼터 픽셀들을 생성하는 단계는 4개의 제1 평균 필터링 단계들을 포함하고, 상기 제1 클리핑 단계에서 출력된 8 비트의 상기 제1 하프 픽셀들과 상기 정수 픽셀들 사이의 평균값으로 8 비트의 상기 제1 쿼터 픽셀들을 생성하는 것을 특징으로 하는 고속 움직임 보상 방법
29 29
제 28 항에 있어서, 상기 제1 평균 필터링 단계들 각각은 상기 제1 하프 픽셀과 상기 정수 픽셀 사이에 덧셈 연산을 수행하는 제14 덧셈 단계; 상기 제14 덧셈기의 연산 결과와 라운드 계수인 1 사이에 덧셈 연산을 수행하는 제15 덧셈 단계; 및 상기 제15 덧셈기의 연산 결과를 오른쪽으로 1비트 쉬프트하는 연산을 수행하는 제7 쉬프팅 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
30 30
제 25 항 또는 제 27 항에 있어서, 상기 제2 쿼터 픽셀들을 생성하는 단계는 4개의 제2 평균 필터링 단계들을 포함하고, 상기 제1 클리핑 단계에서 출력된 8 비트의 상기 제1 하프 픽셀들과 상기 제2 클리핑 단계에서 출력된 8 비트의 상기 제2 하프 픽셀들 사이의 평균값 또는, 상기 제1 클리핑 단계에서 출력된 8 비트의 상기 제1 하프 픽셀들 사이의 평균값으로 8 비트의 상기 제2 쿼터 픽셀들을 생성하는 것을 특징으로 하는 고속 움직임 보상 방법
31 31
제 30 항에 있어서, 상기 제2 평균 필터링 단계들 각각은 상기 제1 하프 픽셀과 상기 제2 하프 픽셀 사이에 또는, 상기 제1 하프 픽셀들 사이에 덧셈 연산을 수행하는 제16 덧셈 단계; 상기 제16 덧셈 단계의 연산 결과와 라운드 계수인 1 사이에 덧셈 연산을 수행하는 제17 덧셈 단계; 및 상기 제17 덧셈 단계의 연산 결과를 오른쪽으로 1비트 쉬프트하는 연산을 수행하는 제7 쉬프팅 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
32 32
제 21 항에 있어서, 상기 크로마 픽셀들을 생성하는 단계는 4개의 쌍일차 필터링 단계들을 포함하고, [수식 3a]의 변형식인 [수식 3b]를 이용하여 8비트의 상기 크로마 픽셀들을 생성하는 것을 특징으로 하는 고속 움직임 보상 방법
33 33
제 32 항에 있어서, 상기 쌍일차 필터링 단계들 각각은 상기 [수식 3b]의 (8×A + dy×(C-A)) 식을 구현하기 위한 제1 서브 단계; 상기 [수식 3b]의 (8×A + dy×(C-A)) 식에 상기 [수식 3b]의 (8-dx) 식을 곱한 (8×A + dy×(C-A))×(8-dx) 식을 구현하기 위한 제2 서브 단계; 상기 [수식 3b]의 (8×B + dy×(D - B)) 식을 구현하기 위한 제3 서브 단계; 상기 [수식 3b]의 (8×B + dy×(D - B)) 식에 상기 [수식 3b]의 dx을 곱하고, 라운드 계수인 32를 더한 (8×B + dy×(D - B))×dx + 32 식을 구현하기 위한 제4 서브 단계; 상기 제3 서브 단계의 연산 결과와 상기 제4 서브 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제18 덧셈 단계; 및 상기 제18 덧셈 단계의 연산 결과를 오른쪽으로 6비트 쉬프트하는 연산을 수행하는 제8 쉬프팅 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
34 34
제 33 항에 있어서, 상기 제1 서브 단계는 상기 C와 상기 A 사이에 뺄셈 연산을 수행하는 제3 뺄셈 단계; 상기 제3 뺄셈 단계의 연산 결과와 상기 dy 간의 AND 연산을 수행하는 제1 AND 연산 단계; 상기 제3 뺄셈 단계의 연산 결과와 상기 dy 간의 AND 연산을 수행하는 제2 AND 연산 단계; 상기 제3 뺄셈 단계의 연산 결과와 상기 dy 간의 AND 연산을 수행하는 제3 AND 연산 단계; 상기 제1 AND 연산 단계의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제 9 쉬프팅 단계; 상기 제2 AND 연산 단계의 연산 결과를 왼쪽으로 1비트 쉬프트하는 연산을 수행하는 제10 쉬프팅 단계; 상기 A를 왼쪽으로 3비트 쉬프트하는 연산을 수행하는 제11 쉬프팅 단계; 상기 제11 쉬프팅 단계의 연산 결과와 상기 제9 쉬프팅 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제19 덧셈 단계; 상기 제10 쉬프팅 단계의 연산 결과와 상기 제3 AND 연산 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제20 덧셈 단계; 및 상기 제19 덧셈 단계의 연산 결과와 상기 제20 덧셈 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제21 덧셈 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
35 35
제 34 항에 있어서, 상기 제2 서브 단계는 라운드 계수인 8과 상기 dx 사이에 뺄셈 연산을 수행하는 제4 뺄셈 단계; 상기 제4 뺄셈 단계의 연산 결과와 상기 제21 덧셈 단계의 연산 결과 사이에 AND 연산을 수행하는 제4 AND 연산 단계; 상기 제4 뺄셈 단계의 연산 결과와 상기 제21 덧셈 단계의 연산 결과 사이에 AND 연산을 수행하는 제5 AND 연산 단계; 상기 제4 뺄셈 단계의 연산 결과와 상기 제21 덧셈 단계의 연산 결과 사이에 AND 연산을 수행하는 제6 AND 연산 단계; 상기 제4 뺄셈 단계의 연산 결과와 상기 제21 덧셈 단계의 연산 결과 사이에 AND 연산을 수행하는 제7 AND 연산 단계; 상기 제4 AND 연산 단계의 연산 결과를 왼쪽으로 1비트 쉬프트하는 연산을 수행하는 제12 쉬프팅 단계; 상기 제6 AND 연산 단계의 연산 결과를 왼쪽으로 1비트 쉬프트하는 연산을 수행하는 제13 쉬프팅 단계; 상기 제12 쉬프팅 단계의 연산 결과와 상기 제5 AND 연산 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제22 덧셈 단계; 상기 제13 쉬프팅 단계의 연산 결과와 상기 제7 AND 연산 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제23 덧셈 단계; 및 상기 제22 덧셈 단계의 연산 결과와 상기 제23 덧셈 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제24 덧셈 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
36 36
제 33 항에 있어서, 상기 제3 서브 단계는 상기 D와 상기 B 사이에 뺄셈 연산을 수행하는 제5 뺄셈 단계; 상기 제5 뺄셈 단계의 연산 결과와 상기 dy 사이에 AND 연산을 수행하는 제8 AND 연산 단계; 상기 제5 뺄셈 단계의 연산 결과와 상기 dy 사이에 AND 연산을 수행하는 제9 AND 연산 단계; 상기 제5 뺄셈 단계의 연산 결과와 상기 dy 사이에 AND 연산을 수행하는 제10 AND 연산 단계; 상기 제8 AND 연산 단계의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제14 쉬프팅 단계; 상기 제9 AND 연산 단계의 연산 결과를 왼쪽으로 1비트 쉬프트하는 연산을 수행하는 제15 쉬프팅 단계; 상기 B를 왼쪽으로 3비트 쉬프트하는 연산을 수행하는 제16 쉬프팅 단계; 상기 제16 쉬프팅 단계의 연산 결과와 상기 제14 쉬프팅 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제25 덧셈 단계; 상기 제15 쉬프팅 단계의 연산 결과와 상기 제10 AND 연산 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제26 덧셈 단계; 및 상기 제25 덧셈 단계의 연산 결과와 상기 제26 덧셈 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제27 덧셈 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
37 37
제 36 항에 있어서, 상기 제4 서브 단계는 상기 제27 덧셈 단계의 연산 결과와 상기 dx 사이에 AND 연산을 수행하는 제11 AND 연산 단계; 상기 제27 덧셈 단계의 연산 결과와 상기 dx 사이에 AND 연산을 수행하는 제12 AND 연산 단계; 상기 제27 덧셈 단계의 연산 결과와 상기 dx 사이에 AND 연산을 수행하는 제13 AND 연산 단계; 상기 제11 AND 연산 단계의 연산 결과를 왼쪽으로 2비트 쉬프트하는 연산을 수행하는 제17 쉬프팅 단계; 상기 제12 AND 연산 단계의 연산 결과를 왼쪽으로 1비트 쉬프트하는 연산을 수행하는 제18 쉬프팅 단계; 라운드 계수인 32와 상기 제17 쉬프팅 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제28 덧셈 단계; 상기 제18 쉬프팅 단계의 연산 결과와 상기 제13 AND 연산 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제29 덧셈 단계; 및 상기 제28 덧셈 단계의 연산 결과와 상기 제29 덧셈 단계의 연산 결과 사이에 덧셈 연산을 수행하는 제30 덧셈 단계를 포함하는 것을 특징으로 하는 고속 움직임 보상 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08014618 US 미국 FAMILY
2 US20090074312 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2009074312 US 미국 DOCDBFAMILY
2 US8014618 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.