1 |
1
제 1 및 제 3 레이어(Layer); 상기 제 1 및 제 3 레이어 사이에 배치되는 제 2 레이어; 및 상기 제 1 및 제 3 레이어에 접지면이 형성되며 상기 제 2 레이어에 패치(Patch)가 형성되는 접는 방식의 단락 패치 안테나 를 포함하는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP(System-in-Package)
|
2 |
2
제 1 항에 있어서, 상기 접지면과 상기 패치 간의 단락은 스루홀 비아(Through-hall Via) 또는 비아 월(Via Wall)을 통해 형성되는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP
|
3 |
3
제 1 항에 있어서, 상기 SiP는 상기 패치에 급전을 하기 위한 급전부를 더 포함하는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP
|
4 |
4
제 3 항에 있어서, 상기 급전부는 마이크로스트립 라인(Micro-Strip Line)을 포함하는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP
|
5 |
5
제 4 항에 있어서, 상기 마이크로스트립 라인은 상기 제 1 또는 상기 제 3 레이어 상에 형성되는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP
|
6 |
6
제 5 항에 있어서, 상기 제 1 레이어의 접지면 또는 상기 제 3 레이어의 접지면에는 슬릿(Slit)이 형성되고, 상기 형성된 슬릿 안으로 상기 마이크로스트립 라인이 형성되는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP
|
7 |
7
제 6 항에 있어서, 상기 마이크로스트립 라인은 비아(Via)를 통해 상기 패치와 연결되어 급전하는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP
|
8 |
8
(a) 제 1 및 제 3 레이어에 접지면을 형성하는 단계; 및 (b) 상기 제 1 및 제 3 레이어 사이에 배치되는 제 2 레이어에 패치를 형성하는 단계; 및 (c) 상기 접지면과 상기 패치 간의 단락을 형성하는 단계 를 포함하는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP를 설계하는 방법
|
9 |
9
제 8 항에 있어서, 상기 단계 (c)에서, 상기 접지면과 상기 패치 간의 단락은 스루홀 비아 또는 비아 월을 통해 형성되는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP를 설계하는 방법
|
10 |
10
제 8 항에 있어서, (d) 상기 패치에 급전을 하기 위한 급전부를 형성하는 단계 를 더 포함하는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP를 설계하는 방법
|
11 |
11
제 10 항에 있어서, 상기 급전부는 마이크로스트립 라인을 포함하는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP를 설계하는 방법
|
12 |
12
제 11 항에 있어서, 상기 단계 (d)에서, 상기 마이크로스트립 라인을 상기 제 1 또는 상기 제 3 레이어 상에 형성하는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP를 설계하는 방법
|
13 |
13
제 12 항에 있어서, 상기 제 1 레이어의 접지면 또는 상기 제 3 레이어의 접지면에는 슬릿을 형성하고, 상기 형성한 슬릿 안으로 상기 마이크로스트립 라인을 형성하는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP를 설계하는 방법
|
14 |
14
제 13 항에 있어서, (e) 상기 마이크로스트립 라인을 비아를 통해 상기 패치와 연결하는 단계 를 더 포함하는 것을 특징으로 하는 접는 방식의 단락 패치 안테나가 탑재된 SiP를 설계하는 방법
|