적어도 하나의 나노미터 영역에 대한 전하의 저장 및 읽기에 사용되는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 방식의 캔틸레버 탐침에 있어서,

단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 p형 단결정 실리콘-온-절연체(SOI) 기판과,

상기 SOI 기판 위에 형성된 제2절연층과,

각각 상기 제2절연층 위에 형성되며 소스 및 드레인이 연결되는 적어도 하나의 소스 전극패드 및 드레인 전극패드와,

각각 상기 SOI 기판의 제2실리콘 층으로부터 막대 형상으로 연장 형성되며 양측변으로 소스 및 드레인과 소스 전극패드 및 드레인 전극패드를 각각 상호 연결하기 위한 제1 및 제2 연결배선이 소정 간격으로 배치된 적어도 하나의 캔틸레버 아암과,

각각 상기 제1 및 제2 연결배선의 선단부로부터 서로 만나도록 경사각도를 갖고 밴드 형상으로 연장 형성되며 n형 불순물이 고 에너지 이온 주입되어 형성된 소스 영역 및 드레인 영역과, 상기 소스 및 드레인 영역이 만나는 선단부에 배치된 p형의 채널형성 영역을 포함하는 n++-p-n++ 구조의 적어도 하나의 FET 채널로 구성되며,

상기 적어도 하나의 FET 채널은 FET 채널과 근접된 적어도 하나의 MOS(Metal Oxide Semiconductor)형 나노미터 영역에 대한 전하의 동시 저장 및 적어도 하나의 MOS형 나노미터 영역에 트랩된 전하의 동시 읽기에 사용되는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침

다수의 나노미터 영역에 대한 전하의 저장 및 읽기에 사용되는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 방식의 캔틸레버 탐침에 있어서:

단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 제1타입의 불순물이 도핑된 단결정 실리콘-온-절연체(SOI) 기판과, 상기 SOI 기판 위에 형성된 제2절연층과, 각각 상기 제2절연층 위에 형성되며 각각 소스 및 드레인이 연결되는 다수의 소스 전극패드 및 드레인 전극패드를 포함하는 탐침 본체와;

각각 상기 탐침 본체의 제2실리콘 층으로부터 막대 형상으로 연장 형성되며 소스 전극패드 및 드레인 전극패드와 연결되는 제1 및 제2 연결배선이 소정 간격으로 배치된 다수의 캔틸레버 아암과;

각각 상기 제1 및 제2 연결배선의 선단부로부터 서로 만나도록 경사각도를 갖고 밴드 형상으로 연장 형성되며 제2타입의 불순물이 고 에너지 이온 주입되어 형성된 소스 영역 및 드레인 영역과, 상기 소스 및 드레인 영역이 만나는 선단부에 배치된 제1타입의 불순물이 도핑된 채널형성 영역을 포함하는 다수의 FET 채널로 구성되며,

상기 다수의 FET 채널은 FET 채널과 근접된 다수의 MOS형 나노미터 영역에 대한 전하의 동시 저장 및 다수의 나노미터 영역에 트랩된 전하의 동시 읽기에 사용되는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침

제1항 또는 제2항에 있어서, 상기 캔틸레버 아암이 다수개일 때 상호간의 휨 정도의 차이를 보상하여 서로 동일한 자연 공명 진동수를 갖기 위해 SOI 기판으로부터 캔틸레버 아암의 일부로 연장 형성된 질화막을 더 포함하는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침

제1항 또는 제2항에 있어서, 상기 캔틸레버 아암은 각각 SOI 기판의 제2실리콘 층으로부터 서로 일정한 간격을 유지하면서 일정한 폭으로 평행하게 연장되어, 제1 및 제2 연결배선을 이루는 제1 및 제2 아암으로 구성되고,

상기 제1 및 제2 아암의 선단부분에 캔틸레버 아암과 피측정체인 나노영역 사이에 일정한 거리를 유지하도록 얼라인하는데 이용되는 레이저 빔 반사판을 더 포함하는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침

제1항 또는 제2항에 있어서, 상기 캔틸레버 아암은 각각 SOI 기판의 제2실리콘 층으로부터 서로 일정한 간격을 유지하면서 일정한 폭으로 평행하게 연장된 제1 내지 제3 아암으로 구성되며,

상기 제1 및 제2 아암의 선단부에서 제3아암의 선단부로 각각 일자형 제1 및 제2 연결부가 연결되어 있는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침

제4항 또는 제5항에 있어서, 상기 FET 채널은 제1 및 제2 아암의 각 선단부로부터 선단부가 만나도록 내측 방향 경사각을 갖고 연장 형성된 p형 제1 및 제2 경사연결부와, 상기 p형 제1 및 제2 경사연결부에 n형 불순물을 고 에너지 이온 주입하여 형성된 소스 영역 및 드레인 영역과, 상기 소스 및 드레인 영역이 만나는 선단부에 배치된 p형의 채널형성 영역으로 구성되는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침

제1항 또는 제2항에 있어서, 상기 탐침 본체는 사각형상으로 이루어진 다수의 관통구멍을 포함하며, 다수의 캔틸레버 아암은 각각 관통구멍의 내주면으로부터 공간을 향하여 선단부가 연장 형성되는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침

적어도 하나의 나노미터 영역에 대한 전하의 저장 및 읽기에 사용되는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 방식의 캔틸레버 탐침 제조방법에 있어서,

(가) 단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 제1타입의 불순물이 도핑된 단결정 실리콘-온-절연체(SOI) 기판의 양면에 상부 및 하부 제2절연층을 형성하는 단계와,

(나) 상기 상부 제2절연층의 일부분을 패턴닝하여 선단부에 적어도 하나의 역 V자형 돌출부를 갖는 대형상의 아암 패턴을 형성하는 단계와,

(다) 상기 패턴닝된 상부 제2절연층을 식각 마스크로 사용하여 제2실리콘 층의 노출부분을 제거하여 선단부에 적어도 하나의 역 V자형 돌출부를 갖는 대형상의 아암 패턴을 형성하는 단계와,

(라) 상기 기판의 하부 제2절연층을 제거한 상태에서 각각 상부 제2절연층을 패턴닝하여 각각 상기 아암 형태로 패턴닝된 제2실리콘 층의 역 V자형 선단부에 선형상으로 소스 영역와 드레인 영역과 이들 사이에 채널형성 영역을 정의함과 동시에 소스 영역과 드레인 영역으로부터 아암 패턴을 따라 후단부로 연장되어 본체에 소스 및 드레인 접촉패드를 형성하기 위해 제1 및 제2 패드를 노출시키기 위한 적어도 하나의 이온 주입 마스크를 형성하는 단계와,

(마) 상기 이온 주입 마스크를 이용하여 제2타입의 불순물을 적어도 하나의 제2실리콘 층으로 고 에너지 이온 주입한 후 열처리하여 불순물을 활성화시킴에 의해 소스 영역 및 드레인 영역과 이로부터 소스 및 드레인 접촉패드와 연결되는 제1 및 제2 배선을 각각 형성하는 단계와,

(바) 각각 상기 아암 부분의 상부 제2절연층을 제거한 후 본체 부분의 상부 제2절연층 위에 상기 소스 및 드레인 접촉패드와 연결되는 소스 및 드레인 전극패드를 형성하는 단계와,

(사) 상기 기판의 상부면을 보호층으로 보호한 상태에서 각 아암 부분에 제2실리콘 층만을 남기도록 기판 하부면의 벌크형 제1실리콘 층과 제1절연층을 건식 식각방법으로 패턴닝하여 제거하고 이어서 상기 보호층을 제거하는 단계로 구성되어,

각각 상기 제2실리콘 층의 아암 선단부에 역 V자형 선형상으로 패턴 형성되고 제2타입의 불순물이 고 에너지 이온 주입된 소스 영역 및 드레인 영역과, 소스 및 드레인 영역 사이의 제1타입의 불순물이 도핑된 채널형성 영역을 포함하는 적어도 하나의 FET 채널이 형성되는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침 제조방법

삭제

제8항에 있어서, 상기 (다) 단계에서 패턴닝된 제2실리콘 층의 아암은 SOI 기판의 제2실리콘 층으로부터 서로 일정한 간격을 유지하면서 일정한 폭으로 평행하게 연장된 제1 내지 제3 아암으로 구성되며,

상기 제1 및 제2 아암의 선단부에서 제3아암의 선단부로 각각 일자형 제1 및 제2 연결부가 연결되어 있는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침 제조방법

제8항에 있어서, 상기 (라) 단계에서 이온 주입 마스크를 형성하는 단계는

제8항에 있어서, 상기 제2실리콘 층을 패턴닝하는 단계는 비등방성 식각방법을 이용하여 실행되는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침 제조방법

제8항에 있어서, 상기 소스 및 드레인 접촉패드와 연결되는 소스 및 드레인 전극패드를 형성하는 단계는

상기 기판의 상부면과 하부면에 연결배선용 금속물질로 상부 및 하부 금속막을 형성하는 단계와,

상기 하부 금속막을 식각용액으로부터 보호하면서 상부 금속막을 패턴닝하여 소스 및 드레인 접촉패드와 연결되는 소스 및 드레인 전극패드를 형성하는 단계로 구성되며,

상기 기판 하부면의 벌크형 제1실리콘 층과 제1절연층을 건식 식각방법으로 패턴닝하기 위한 식각 마스크는 상기 하부 금속막을 패턴닝하여 형성되는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침 제조방법

제8항에 있어서, 상기 (나) 단계에서 상부 제2절연층의 일부분을 패턴닝하여 선단부에 역 V자형 돌출부를 갖는 대형상의 아암은 상부 제2절연층 본체로부터 동일한 방향을 따라 평행하게 다수개 배열되는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침 제조방법

제8항에 있어서, 상기 상부 제2절연층 본체는 사각형상으로 이루어진 다수의 관통구멍을 포함하며, 다수의 아암이 각각 관통구멍의 내주면으로부터 공간을 향하여 선단부가 연장 형성된 패턴으로 성형되는 것을 특징으로 하는 FET 방식의 캔틸레버 탐침 제조방법