| 1 |
1
하나의 PMOS 액세스 트랜지스터와 하나의 강유전체 커패시터로 PMOS 게이팅 셀을 구성하고, 상기 PMOS 게이팅 셀의 플레이트는 데이터 노드에 서로 다른 극성의 전압을 인가할 수 있도록 그라운드에 접지되며, VDD 혹은 -VDD 전압이 비트라인을 통해 셀 데이터 노드에 인가되도록 구성된 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
| 2 |
2
청구항 1에 있어서, 상기 PMOS 게이팅 셀은,셀 선택시 워드라인 전압은 VDD 에서 -VPP로 전환되도록 하고, 비트라인에 -VDD 전압이 인가되면 워드라인의 전압은 -VDD 이하의 -VPP로 전환시켜 상기 PMOS 액세스 트랜지스터가 턴-온 되도록 하는 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
| 3 |
3
청구항 1에 있어서, 상기 PMOS 게이팅 셀은,data 1과 data 0인 셀의 비트라인 전압은 각각 다음과 같이 구하고,여기서 CBL은 비트라인 커패시턴스이며, CNS는 강유전체 커패시터의 난 스위칭 커패시턴스이고, CSW는 스위칭 커패시턴스인 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
| 4 |
4
청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 PMOS 게이팅 셀을 이용한 강유전체 메모리는,메모리인 상기 PMOS 게이팅 셀, 센스 증폭을 수행하는 센스 증폭부, 로 디코딩을 수행하는 로 디코더, 데이터 센싱시 필요한 기준전압을 발생시키는 기준전압부, 프리 차저와 컬럼 게이트 기능을 수행하는 프리차저/컬럼게이트, 상기 센스 증폭부를 구동시키는 SA 구동부, 상기 기준전압부를 구동시키는 기준전압 구동부를 포함하여 구성된 서브 블록과;상기 서브 블록을 액세스하고, 컬럼신호를 생성하는 컬럼신호 생성부;를 포함하여 강유전체 메모리를 구성한 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
| 5 |
5
청구항 4에 있어서, 상기 로 디코더는,입력되는 데이터를 디코딩하는 디코딩부와; 상기 디코딩부의 출력을 래치하는 래치부와; 상기 래치부의 출력에 대해 음레벨 천이를 수행하는 음레벨 천이부;를 포함하여 구성된 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
| 6 |
6
청구항 4에 있어서, 상기 기준전압부는,2개의 PMOS 게이트와;프리 바이어스를 위한 PMOS 및 NMOS 트랜지스터와;하나의 강유전체 커패시터;를 포함하여 구성된 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
| 7 |
7
청구항 4에 있어서, 상기 기준전압부는,비트라인에 인가되는 기준전압 VREF을 다음과 같이 생성하고,여기서 CRNS는 기준전압 회로에 사용된 강유전체 커패시터의 난 스위칭 커패시턴스인 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
| 8 |
8
청구항 4에 있어서, 상기 PMOS 게이팅 셀을 이용한 강유전체 메모리는,강유전체 메모리 코어와;상기 강유전체 메모리 코어와 연결되고 메인 센스 증폭과 쓰기 드라이브 기능을 수행하는 MSA/WDR과;상기 강유전체 메모리 코어와 연결되고 음전압을 발생시키는 음전압 발생부와;상기 강유전체 메모리 코어와 연결되고 어드레스 버퍼 기능을 수행하는 어드레스 버퍼와;상기 강유전체 메모리 코어와 연결되고 I/O 버퍼 기능을 수행하는 I/O 버퍼와;상기 강유전체 메모리 코어와 연결되고 프리 디코딩 기능을 수행하는 프리 디코더와;상기 강유전체 메모리 코어와 연결되고 제어 기능을 수행하는 제어 로직;을 포함하여 구성된 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
| 9 |
9
청구항 8에 있어서, 상기 음전압 발생부는,전원전압을 감지하는 전원전압 감지부와;상기 전원전압 감지부와 연결되고 기준클럭을 생성시키는 오실레이터와;상기 오실레이터와 연결되고 음전하 펌핑 기능을 수행하는 음전하 펌프와;상기 음전하 펌프의 전압을 감지하여 상기 오실레이터의 동작을 제어하는 전압 감지부;를 포함하여 구성된 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
| 10 |
10
청구항 9에 있어서, 상기 음전하 펌프는,각 펌핑 스테이지는 2 위상 클럭으로 동작하고, 차지 트랜지스터의 문턱전압을 낮추기 위해 2 개의 NMOS 보조 트랜지스터가 차지 전송 트랜지스터의 바디 전압 제어하도록 구성된 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
| 11 |
11
청구항 8에 있어서, 상기 PMOS 게이팅 셀을 이용한 강유전체 메모리는,워드라인을 VDD에서 -VPP로 내린 후 다시 VDD로 올려 데이터 리프레시 동작을 수행하는 것을 특징으로 하는 PMOS 게이팅 셀을 이용한 강유전체 메모리
|
