맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

비휘발성 기능을 갖는 단일 트랜지스터 플로팅 바디ＤＲＡＭ 셀 소자

  • 기술번호 : KST2015161360
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 고집적/고성능 DRAM을 구현하기 위한 비휘발성 기능을 갖는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자에 관한 것이다. 상기 DRAM 셀 소자는 상기 DRAM 셀 소자의 정보가 저장되는 플로팅 바디, 상기 플로팅 바디의 양 측면에 각각 형성된 소스와 드레인, 상기 플로팅 바디의 상부면에 형성되는 게이트 절연막, 상기 게이트 절연막의 상부면에 형성되는 게이트 전극, 상기 플로팅 바디의 하부면에 형성되며 전하를 저장하는 전하저장노드를 갖는 게이트 스택, 상기 게이트 스택의 하부면에 형성되거나 상기 게이트 스택에 의해 둘러싸이도록 형성되는 제어 전극을 구비한다. 상기 DRAM 셀 소자는 상기 소스, 드레인, 게이트 전극, 제어 전극에 인가되는 전압을 조절하여, 상기 플로팅 바디에 정보를 저장하는 ‘쓰기0’ 동작 및 ‘쓰기1’ 동작을 수행하거나 플로팅 바디에 저장된 정보를 판독하는 ‘읽기’ 동작을 수행하며, 상기 게이트 스택의 전하저장노드에 전하를 저장하는 ‘비휘발성 쓰기(program)’ 동작을 수행하거나 상기 게이트 스택에 저장된 전하를 제거하는 ‘비휘발성 지우기(erasing)’ 동작을 수행한다. 비휘발성, 1T-DRAM, 이중-게이트, Capacitorless, 동작방법, 고집적, 나노소자, 고성능
Int. CL H01L 27/115 (2011.01) H01L 21/8247 (2011.01) B82Y 10/00 (2011.01)
CPC H01L 27/10802(2013.01) H01L 27/10802(2013.01) H01L 27/10802(2013.01) H01L 27/10802(2013.01) H01L 27/10802(2013.01) H01L 27/10802(2013.01) H01L 27/10802(2013.01)
출원번호/일자 1020070118227 (2007.11.20)
출원인 경북대학교 산학협력단
등록번호/일자 10-0930074-0000 (2009.11.27)
공개번호/일자 10-2009-0051818 (2009.05.25) 문서열기
공고번호/일자 (20091208) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.11.20)
심사청구항수 21

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이종호 대한민국 대구 수성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이지연 대한민국 서울특별시 관악구 남부순환로 ****, ***호 제니스국제특허법률사무소 (봉천동, 청동빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2007.11.20 수리 (Accepted) 1-1-2007-0830972-88
2 보정요구서
Request for Amendment		 2007.12.04 발송처리완료 (Completion of Transmission) 1-5-2007-0170635-07
3 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2007.12.07 수리 (Accepted) 1-1-2007-0880878-00
4 선행기술조사의뢰서
Request for Prior Art Search		 2008.06.09 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2008.07.10 수리 (Accepted) 9-1-2008-0041764-91
6 의견제출통지서
Notification of reason for refusal		 2009.05.27 발송처리완료 (Completion of Transmission) 9-5-2009-0224384-64
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2009.07.09 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0419294-24
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2009.07.09 수리 (Accepted) 1-1-2009-0419295-70
9 등록결정서
Decision to grant		 2009.11.24 발송처리완료 (Completion of Transmission) 9-5-2009-0481521-39
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2018.03.26 수리 (Accepted) 4-1-2018-5051994-32
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.23 수리 (Accepted) 4-1-2020-5136893-04
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
이중-게이트 구조를 갖는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자에 있어서, 상기 DRAM 셀 소자는 상기 DRAM 셀 소자의 정보가 저장되는 플로팅 바디; 상기 플로팅 바디의 양 측면에 각각 형성된 소스와 드레인; 상기 플로팅 바디의 상부면에 형성되는 게이트 절연막; 상기 게이트 절연막의 상부면에 형성되는 게이트 전극; 상기 플로팅 바디의 하부면에 형성되며 전하를 저장하는 전하저장노드를 갖는 게이트 스택; 상기 게이트 스택의 하부면에 형성되거나 상기 게이트 스택에 의해 일부 또는 완전히 둘러싸이도록 형성되는 제어 전극; 을 구비하고, 상기 플로팅 바디에 정보를 저장하는 “쓰기0” 동작 및 “쓰기1” 동작을 수행하거나 플로팅 바디에 저장된 정보를 판독하는 “읽기” 동작을 수행하며, 상기 게이트 스택의 전하저장노드에 전하를 저장하는 비휘발성 쓰기(program) 동작을 수행하거나 상기 게이트 스택에 저장된 전하를 제거하는 비휘발성 지우기(erasing) 동작을 수행하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
2 2
이중-게이트 구조를 갖는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자에 있어서, 상기 DRAM 셀 소자는 상기 DRAM 셀 소자의 정보가 저장되는 플로팅 바디; 상기 플로팅 바디의 상부면과 하부면에 각각 형성된 소스와 드레인; 상기 플로팅 바디의 측면에 형성되는 게이트 절연막; 상기 게이트 절연막의 측면에 형성되는 게이트 전극; 상기 플로팅 바디의 측면에 형성되되, 상기 게이트 전극이 형성된 측면과 대향되는 측면에 형성되며, 전하를 저장하는 전하저장노드를 갖는 게이트 스택; 상기 게이트 스택의 측면에 형성되거나 상기 게이트 스택에 의해 일부 또는 완전히 둘러싸이도록 형성되는 제어 전극; 을 구비하고, 상기 플로팅 바디에 정보를 저장하는 “쓰기0” 동작 및 “쓰기1” 동작을 수행하거나 플로팅 바디에 저장된 정보를 판독하는 “읽기” 동작을 수행하며, 상기 게이트 스택에 전하를 저장하는 비휘발성 쓰기(program) 동작을 수행하거나 상기 게이트 스택에 저장된 전하를 제거하는 비휘발성 지우기(erasing) 동작을 수행하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
3 3
제1항 내지 제2항 중 어느 한 항에 있어서, 상기 게이트 스택은 상기 제어전극을 일부 또는 완전히 둘러싸도록 형성하되 반도체 기판위에 형성되며, 상기 반도체 기판으로 전압을 인가하는 기판 전극을 더 구비하는 것을 특징으로 하며, 상기 게이트 스택에 대한 비휘발성 쓰기 동작이나 비휘발성 지우기 동작, 또는 플로팅 바디에 대한 “쓰기0”, “쓰기1” 및 “읽기” 동작시에 상기 기판 전극의 전압을 조절하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
4 4
제1항 내지 제2항 중 어느 한 항에 있어서, 상기 플로팅 바디에 대한 “쓰기0”, “쓰기1” 및 ”읽기“ 동작의 전후 또는 동작 중에, 상기 제어전극의 전압을 조절하여 비휘발성 쓰기 동작 또는 비휘발성 지우기 동작을 수행하는 것을 포함하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
5 5
제3항에 있어서, 상기 비휘발성 쓰기 동작 및 비휘발성 지우기 동작은 FN (Fowler-Nordheim) 방법, hot electron 주입 방법, hot hole 주입방법 중 하나를 적용하거나 2이상을 선택적으로 조합하여 적용하여 수행되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
6 6
제1항 내지 제2항 중 어느 한 항에 있어서, 상기 플로팅 바디에 저장된 “쓰기1” 및 “쓰기0”에 대한 정보를 상기 비휘발성 쓰기 동작 및 비휘발성 지우기 동작을 수행하여 게이트 스택의 전하저장노드에 비휘발성 정보로 저장하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
7 7
제1항 내지 제2항 중 어느 한 항에 있어서, 상기 비휘발성 쓰기 동작이나 비휘발성 지우기 동작을 수행한 상태에서, 디램 동작인 “쓰기” 또는 “읽기” 중에, 상기 제어 전극에 사전에 설정된 전압을 일정하게 인가하는 것을 특징으로 하며, 상기 인가되는 전압은 음(-), 0 V 또는 양(+)의 DC 전압이거나, 펄스 형태의 전압인 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
8 8
제1항 내지 제2항 중 어느 한 항에 있어서, 상기 제어전극에 사전에 설정된 전압을 인가하여 비휘발성 쓰기 동작 및 비휘발성 지우기 동작을 수행할 때, 상기 제어전극에 인가되는 전압의 극성, 크기, 시간을 조절하여 전하저장노드에 저장되는 전하의 극성 및 양을 조절하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
9 9
제1항 및 제2항 중 어느 한 항에 있어서, 상기 게이트스택의 전하저장노드가 절연성 물질의 박막 또는 나노 크기 dot으로 형성되는 경우, hot 캐리어 방식으로 비휘발성 쓰기 동작이나 비휘발성 지우기 동작을 수행하여 상기 전하저장노드에 국소적으로 비휘발성 정보가 저장되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
10 10
제3항에 있어서, 상기 제어전극이 플로팅 상태로 존재하는 경우, 상기 기판전극으로 인가되는 전압 또는 상기 반도체 기판에 추가적으로 형성되는 웰(well)에 인가되는 전압을 조절하여 비휘발성 쓰기 동작 및 비휘발성 지우기 동작을 수행하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
11 11
제3항에 있어서, 상기 제어 전극과 기판 전극으로 인가되는 전압을 조절하거나, 상기 제어 전극과 상기 반도체 기판에 추가적으로 형성되는 웰(well)에 인가되는 전압을 조절하여 비휘발성 쓰기 동작 및 비휘발성 지우기 동작을 수행하는 것을 특징으로하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
12 12
제3항에 있어서, 상기 제어전극에 전압을 인가함과 동시에 상기 소스, 상기 드레인 및 상기 반도체 기판 중 하나 또는 둘 이상에 인가되는 전압을 조정하여, 비휘발성 쓰기 동작 및 비휘발성 지우기 동작을 수행하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
13 13
제3항에 있어서, 상기 DRAM 셀 소자의 상기 반도체 기판은 웰(well) 형태의 웰 전극을 더 구비하고, 상기 웰 전극은 상기 반도체 기판과 전기적으로 격리되어 있는 것을 특징으로 하며, 게이트 스택에 대한 비휘발성 쓰기 동작 및 비휘발성 지우기 동작 또는 상기 디램에 대한 “쓰기” 동작 및 “읽기” 동작 중에, 상기 웰 전극을 통해 상기 반도체 기판으로 전압을 인가하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
14 14
제1항 내지 제2항 중 어느 한 항에 있어서, 상기 플로팅 바디에 “쓰기1”에 해당하는 정보를 저장하는 “쓰기1” 동작은, 게이트 전극과 드레인 전극에 “쓰기1”에 대응되도록 사전에 설정된 전압을 인가하거나, 제어 전극과 드레인 전극에 “쓰기1”에 대응되도록 사전에 설정된 전압을 인가하거나, 게이트 전극, 제어전극 및 드레인 전극에 “쓰기1”에 대응되도록 사전에 설정된 전압을 인가하여 수행되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
15 15
제1항 및 제2항 중 어느 한 항에 있어서, 상기 플로팅 바디에 “쓰기0”에 해당하는 정보를 저장하는 “쓰기0” 동작은, 게이트 전극과 드레인 전극에 “쓰기0”에 대응되도록 사전에 설정된 전압을 인가하거나, 제어 전극과 드레인 전극에 “쓰기0”에 대응되도록 사전에 설정된 전압을 인가하거나, 게이트 전극, 제어전극 그리고 드레인 전극에 “쓰기0”에 대응되도록 사전에 설정된 전압을 인가하거나, 소스 전극에 “쓰기0”에 대응되도록 사전에 설정된 전압을 인가하여 수행되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
16 16
제1항 및 제2항 중 어느 한 항에 있어서, 상기 플로팅 바디에 저장된 정보에 대한 “읽기” 동작은, 게이트 전극 및 드레인 전극에 “읽기”에 대응되도록 사전에 설정된 전압을 인가하거나, 제어 전극 및 드레인 전극에 “읽기”에 대응되도록 사전에 설정된 전압을 인가하거나, 게이트 전극, 제어 전극 및 드레인 전극에 “읽기”에 대응되도록 사전에 설정된 전압을 인가하여 수행하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
17 17
제1항 내지 제2항 중 어느 한 항에 있어서, 상기 플로팅 바디에 대한 “쓰기1” 동작은, 소자의 채널의 바깥과 상기 드레인 사이의 영역에서 충돌이온화(impact ionization)가 일어나도록 게이트 전극과 드레인의 전압을 제어하여 수행되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
18 18
제1항 내지 제2항 중 어느 한 항에 있어서, 상기 비휘발성 쓰기 동작 및 비휘발성 지우기 동작은, 소스 및 드레인 중 하나를 통해 상기 게이트 스택의 전하저장노드에 전하를 주입 또는 제거하거나, 소스 및 드레인을 통해 상기 게이트 스택의 전하저장노드에 전하를 동시에 주입 또는 제거하여 수행되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
19 19
제1항 내지 제2항 중 어느 한 항에 따른 단일 트랜지스터 플로팅 바디 DRAM 셀 소자들을 행과 열을 따라 반복적으로 배치하여 형성된 DRAM 셀 어레이에 있어서, 상기 DRAM 셀 어레이는 상기 DRAM 셀 소자들의 게이트 전극을 연결하는 워드 라인; 상기 DRAM 셀 소자들의 드레인 전극을 연결하는 비트 라인; 및 상기 DRAM 셀 소자들의 제어 전극들을 연결하는 제어 전극 라인; 을 구비하고, 상기 제어 전극 라인은 상기 워드 라인과 나란하게 배열되거나 상기 비트 라인에 나란하게 배열되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 어레이
20 20
제19항에 있어서, 상기 DRAM 셀 어레이를 구성하는 각 DRAM 셀 소자는 기판과 전기적으로 격리된 웰(well) 형태의 웰 전극을 기판에 더 구비하고, 상기 DRAM 셀 어레이를 구성하는 각 소자의 웰 전극은 행 또는 열을 따라 연결된 DRAM 셀 소자들의 웰 전극과 연결되어 있는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 어레이
21 21
삭제
22 22
제1항 내지 제2항 중 어느 한 항에 있어서, 상기 게이트 절연막과 상기 게이트 스택은, 소자의 채널폭 방향의 단면을 기준으로 하여, 플로팅 바디의 4 면 위에 형성되며, 상기 게이트 절연막 및 상기 게이트 스택 위에 게이트 전극, 제어 전극, 전극간 절연막이 조합되어 형성되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 DRAM 셀 소자
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08144514 US 미국 FAMILY
2 US20090147580 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2009147580 US 미국 DOCDBFAMILY
2 US8144514 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.