| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
반도체 메모리 장치의 프리차지 제어 회로에 있어서,프리차지 제어 신호를 수신하는 신호 수신부; 및상기 프리차지 제어 신호에 응답하여, 비트라인을 제1전압 또는 상기 제1전압보다 작은 제2전압으로 프리차지하는 프리차지 드라이버를 포함하며,상기 프리차지 드라이버는 상기 비트라인에 대한 메모리 셀로의 액세스 횟수에 따라, 상기 비트라인을 상기 제1전압으로 프리차지한 후 상기 제2전압으로 디스차지하는프리차지 제어 회로
|
| 5 |
5
제 4항에 있어서,상기 프리차지 드라이버는상기 프리차지 제어 신호에 응답하여, 상기 비트라인을 상기 제2전압으로 프리차지하되, 리프레시 주기 동안 상기 액세스 횟수가 임계값 이상인 경우, 상기 비트라인을 상기 제1전압으로 프리차지하는프리차지 제어 회로
|
| 6 |
6
제 4항에 있어서,상기 신호 수신부는 디스차지 제어 신호를 더 수신하며,상기 프리차지 드라이버는상기 비트라인이 상기 제1전압으로 기 설정된 시간동안 프리차지된 이후 인에이블되는 디스차지 제어 신호에 응답하여, 상기 비트라인을 상기 제2전압으로 디스차지하는프리차지 제어 회로
|
| 7 |
7
제 4항에 있어서,상기 제1전압은 전원 전압(VDD)이며,상기 제2전압은 VDD/2 전압인프리차지 제어 회로
|
| 8 |
8
반도체 메모리 장치의 프리차지 제어 방법에 있어서,비트라인에 대한 메모리 셀로의 액세스 횟수를 카운팅하는 단계;프리차지 제어 신호에 응답하여, 상기 액세스 횟수에 따라, 상기 비트라인을 제1전압으로 프리차지하는 단계; 및상기 비트라인이 기 설정된 시간 동안 상기 제1전압으로 프리차지된 경우, 상기 기 설정된 시간 이후, 제2전압으로 상기 비트라인을 디스차지하는 단계를 포함하는 프리차지 제어 방법
|
| 9 |
9
제 8항에 있어서,상기 비트라인을 디스차지하는 단계는상기 기 설정된 시간 이후 인에이블되는 디스차지 제어 신호에 응답하여 상기 비트라인을 디스차지하는프리차지 제어 방법
|
| 10 |
10
삭제
|
| 11 |
11
제 8항에 있어서,리프레시 한주기 내에서 적어도 한번, 상기 비트라인을 상기 제1전압으로 프리차지하는 단계를 더 포함하는 프리차지 제어 방법
|
| 12 |
12
제 8항에 있어서,상기 제1전압은 전원 전압(VDD)이며,상기 제2전압은 VDD/2 전압인프리차지 제어 방법
|
