| 1 |
1
컨트롤러의 동작 방법에 있어서,하드 리드 전압으로 반도체 메모리 장치로부터 리드되는 코드워드에 대한 제1 ECC 디코딩이 실패한 경우에, 상기 제1 ECC 디코딩의 결과에 대응하는 최적화 정보를 생성하는 단계;상기 최적화 정보로 결정되는 양자화 간격을 하나 이상 생성하는 단계; 및상기 양자화 간격과 상기 하드 리드 전압으로 결정되는 소프트 리드 전압으로 상기 반도체 메모리 장치로부터 리드되는 코드워드에 대한 제2 ECC 디코딩을 수행하는 단계를 포함하고,상기 최적화 정보는메모리 블록의 열화 정보;ECC 디코더의 파라미터 정보; 및구성 부호 파라미터 정보인컨트롤러의 동작 방법
|
| 2 |
2
제1항에 있어서,상기 제1 ECC 디코딩은 하드 디시젼 디코딩이고,상기 제2 ECC 디코딩은 소프트 디시젼 디코딩인컨트롤러의 동작 방법
|
| 3 |
3
제1항에 있어서,상기 메모리 블록으로부터의 열화정보는 P/E 사이클; 및데이터 보유 시간을 포함하는컨트롤러의 동작 방법
|
| 4 |
4
제1항에 있어서,상기 ECC 디코더 파라미터 정보는체이스 디코딩 파라미터를 포함하는컨트롤러의 동작 방법
|
| 5 |
5
제1항에 있어서,상기 구성 부호 파라미터 정보는구성 BCH 부호 길이; 및오류 정정 능력을 포함하는컨트롤러의 동작 방법
|
| 6 |
6
제1항에 있어서,상기 양자화 간격을 하나 이상 생성하는 단계는하기 수학식에 의해 상기 최적화 정보로부터 상기 양자화 간격을 생성하는컨트롤러의 동작 방법
|
| 7 |
7
제1항에 있어서,상기 제2 ECC 디코딩을 수행하는 단계는상기 하나 이상의 양자화 간격 각각에 대응하여 결정되는 복수의 소프트 리드 전압 각각으로 상기 반도체 메모리 장치로부터 리드되는 코드워드에 대한 제2 ECC 디코딩을 수행하는컨트롤러의 동작 방법
|
| 8 |
8
제7항에 있어서,상기 제2 ECC 디코딩을 수행하는 단계는상기 제2 ECC 디코딩이 성공하거나 상기 양자화 간격 쌍을 나타내는 인덱스 i가 최대 인덱스 값이 될 때까지 상기 복수의 소프트 리드 전압 각각으로 상기 반도체 메모리 장치로부터 리드되는 코드워드에 대한 제2 ECC 디코딩을 수행하는컨트롤러의 동작 방법
|
| 9 |
9
하드 리드 전압으로 반도체 메모리 장치로부터 리드되는 코드워드에 대한 제1 ECC 디코딩이 실패한 경우에, 제1 ECC 디코딩의 결과에 대응하는 최적화 정보를 생성하는 수단;상기 최적화 정보로 결정되는 양자화 간격을 하나 이상 생성하는 수단; 및상기 양자화 간격과 상기 하드 리드 전압으로 결정되는 소프트 리드 전압으로 상기 반도체 메모리 장치로부터 리드되는 코드워드에 대한 제2 ECC 디코딩을 수행하는 수단을 포함하고,상기 최적화 정보는메모리 블록의 열화 정보;ECC 디코더의 파라미터 정보; 및구성 부호 파라미터 정보인컨트롤러
|
| 10 |
10
제 9항에 있어서,상기 제1 ECC 디코딩은 하드 디시젼 디코딩이고,상기 제2 ECC 디코딩은 소프트 디시젼 디코딩인컨트롤러
|
| 11 |
11
제9항에 있어서,상기 메모리 블록으로부터의 열화정보는 P/E 사이클; 및데이터 보유 시간을 포함하는컨트롤러
|
| 12 |
12
제9항에 있어서,상기 ECC 디코더 파라미터 정보는체이스 디코딩 파라미터를 포함하는컨트롤러
|
| 13 |
13
제9항에 있어서,상기 구성 부호 파라미터 정보는구성 BCH 부호 길이; 및오류 정정 능력을 포함하는컨트롤러
|
| 14 |
14
제9항에 있어서,상기 양자화 간격을 하나 이상 생성하는 수단은하기 수학식에 의해 상기 최적화 정보로부터 상기 양자화 간격을 생성하는컨트롤러
|
| 15 |
15
제9항에 있어서,상기 제2 ECC 디코딩을 수행하는 수단은상기 하나 이상의 양자화 간격 각각에 대응하여 결정되는 복수의 소프트 리드 전압 각각으로 상기 반도체 메모리 장치로부터 리드되는 코드워드에 대한 제2 ECC 디코딩을 수행하는컨트롤러
|
| 16 |
16
제15항에 있어서,상기 제2 ECC 디코딩을 수행하는 수단은상기 제2 ECC 디코딩이 성공할 때까지 상기 복수의 소프트 리드 전압 각각으로 상기 반도체 메모리 장치로부터 리드되는 코드워드에 대한 제2 ECC 디코딩을 수행하는컨트롤러
|
| 17 |
17
반도체 메모리 시스템에 있어서,반도체 메모리 장치; 및컨트롤러를 포함하며,상기 컨트롤러는하드 리드 전압으로 반도체 메모리 장치로부터 리드되는 코드워드에 대한 제1 ECC 디코딩이 실패한 경우에, 상기 제1 ECC 디코딩의 결과에 대응하는 최적화 정보를 생성하는 수단;상기 최적화 정보로 결정되는 양자화 간격을 하나 이상 생성하는 수단; 및상기 양자화 간격과 상기 하드 리드 전압으로 결정되는 소프트 리드 전압으로 상기 반도체 메모리 장치로부터 리드되는 코드워드에 대한 제2 ECC 디코딩을 수행하는 수단을 포함하고,상기 제1 정보는 메모리 블록의 열화 정보;ECC 디코더 파라미터 정보; 및구성 부호 파라미터 정보인반도체 메모리 시스템
|
| 18 |
18
제 17항에 있어서,상기 제1 ECC 디코딩은 하드 디시젼 디코딩이고,상기 제2 ECC 디코딩은 소프트 디시젼 디코딩인반도체 메모리 시스템
|
| 19 |
19
제17항에 있어서,상기 양자화 간격을 하나 이상 생성하는 수단은하기 수학식에 의해 상기 최적화 정보로부터 상기 양자화 간격을 생성하는반도체 메모리 시스템
|
