| 1 |
1
비트라인을 일정 레벨로 프리차지하기 위한 프리차지부;상기 비트라인의 전압과 기준 전압을 비교하여 제1 출력 신호를 생성하기 위한 비교 신호 출력 회로;상기 제1 출력 신호의 펄스폭을 설정된 배수만큼 확장시킨 제2 출력 신호를 생성하기 위한 펄스폭 조절 회로; 및상기 제2 출력 신호의 펄스폭에 기초하여 데이터를 센싱하고, 상기 센싱된 데이터를 출력하기 위한 레지스터를 포함하는 페이지 버퍼
|
| 2 |
2
제 1 항에 있어서,상기 비교 신호 출력 회로는 상기 비트라인 전압의 디스차지 기울기에 기초하여 상기 제1 출력 신호의 상기 펄스폭을 조절하여 출력하는 페이지 버퍼
|
| 3 |
3
제 1 항에 있어서,상기 비교 신호 출력 회로는 상기 비트라인 전압이 상기 기준 전압보다 같거나 낮은 레벨로 하향되는 시점에 로직 레벨이 천이되는 비교 신호를 생성하는 비교기;상기 비교 신호를 설정 시간만큼 지연시켜 지연 신호를 생성하는 지연 회로; 및상기 비교 신호와 상기 지연 신호를 논리 조합하여 상기 제1 출력 신호를 생성하는 출력 신호 생성 회로를 포함하는 페이지 버퍼
|
| 4 |
4
제 1 항에 있어서,상기 펄스폭 조절 회로는 인버터 체인 회로로 구성되는 페이지 버퍼
|
| 5 |
5
제 1 항에 있어서,상기 펄스폭 조절 회로는 직렬 연결된 복수의 인버터들을 포함하는 페이지 버퍼
|
| 6 |
6
소거 상태 및 복수의 프로그램 상태들로 프로그램되는 다수의 메모리 셀들을 포함하는 메모리 블록;리드 동작 시 상기 메모리 블록의 워드라인들에 인가하기 위한 하나의 리드 전압을 생성하는 전압 생성 회로; 및상기 메모리 블록의 비트라인들과 연결되며, 상기 리드 동작 시 상기 비트라인들의 디스차지 기울기에 기초하여 데이터를 센싱하는 읽기 및 쓰기 회로를 포함하는 반도체 메모리 장치
|
| 7 |
7
제 6 항에 있어서,상기 리드 동작 시 상기 다수의 메모리 셀들은 상기 하나의 리드 전압이 인가된 상태에서 상기 소거 상태 및 상기 복수의 프로그램 상태들에 기초하여 상기 비트라인의 디스차지 기울기가 변화되는 반도체 메모리 장치
|
| 8 |
8
제 6 항에 있어서,상기 하나의 리드 전압은 상기 소거 상태 및 상기 복수의 프로그램 상태들 중 문턱 전압 분포가 가장 높은 프로그램 상태의 문턱 전압보다 높은 반도체 메모리 장치
|
| 9 |
9
제 6 항에 있어서,상기 읽기 및 쓰기 회로는 상기 비트라인들 각각에 연결된 복수의 페이지 버퍼들을 포함하며,상기 복수의 페이지 버퍼들 각각은 대응하는 하나의 비트라인을 일정 레벨로 프리차지하기 위한 프리차지부;상기 하나의 비트라인의 전압과 기준 전압을 비교하여 제1 출력 신호를 생성하기 위한 비교 신호 출력 회로;상기 제1 출력 신호의 펄스폭을 설정된 배수만큼 확장시킨 제2 출력 신호를 생성하기 위한 펄스폭 조절 회로; 및상기 제2 출력 신호의 펄스폭에 기초하여 데이터를 센싱하고, 상기 센싱된 데이터를 출력하기 위한 레지스터를 포함하는 반도체 메모리 장치
|
| 10 |
10
제 9 항에 있어서,상기 비교 신호 출력 회로는 상기 비트라인 전압의 디스차지 기울기에 기초하여 상기 제1 출력 신호의 상기 펄스폭을 조절하여 출력하는 반도체 메모리 장치
|
| 11 |
11
제 9 항에 있어서,상기 비교 신호 출력 회로는 상기 비트라인 전압이 상기 기준 전압보다 같거나 낮은 레벨로 하향되는 시점에 로직 레벨이 천이되는 비교 신호를 생성하는 비교기;상기 비교 신호를 설정 시간만큼 지연시켜 지연 신호를 생성하는 지연 회로; 및상기 비교 신호와 상기 지연 신호를 논리 조합하여 상기 제1 출력 신호를 생성하는 출력 신호 생성 회로를 포함하는 반도체 메모리 장치
|
| 12 |
12
제 9 항에 있어서,상기 펄스폭 조절 회로는 인버터 체인 회로로 구성되는 반도체 메모리 장치
|
| 13 |
13
제 9 항에 있어서,상기 펄스폭 조절 회로는 직렬 연결된 복수의 인버터들을 포함하는 반도체 메모리 장치
|
| 14 |
14
적어도 하나 이상의 메모리 셀들과 공통으로 연결된 선택된 워드라인에 일정한 전위 레벨을 갖는 하나의 리드 전압을 인가하는 단계;상기 적어도 하나 이상의 메모리 셀들과 각각 연결된 비트라인들의 전압과 기준 전압을 비교하여 디스차지 기울기를 검출하는 단계;상기 디스차지 기울기에 기초하여 펄스폭에 조절되는 출력 신호를 생성하는 단계; 및상기 출력 신호의 상기 펄스폭에 기초하여 데이터를 센싱하는 단계를 포함하는 반도체 메모리 장치의 동작 방법
|
| 15 |
15
제 14 항에 있어서,상기 리드 전압을 인가하는 단계 이전에 상기 비트라인들을 설정 레벨로 프리차지하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법
|
| 16 |
16
제 14 항에 있어서,상기 디스차지 기울기를 검출하는 단계는 상기 비트라인들의 전압과 기준 전압을 비교하여 상기 비트라인들의 전압이 상기 기준 전압과 같거나 낮아지는 시점에 천이되는 비교 신호를 생성하는 단계를 포함하는 반도체 메모리 장치의 동작 방법
|
| 17 |
17
제 16 항에 있어서,상기 출력 신호를 생성하는 단계는 상기 비교 신호를 설정 시간 지연시켜 지연 신호를 생성하는 단계;상기 비교 신호와 상기 지연 신호를 논리 조합하여 상기 디스차지 기울기에 따라 상기 펄스폭이 조절되는 상기 출력 신호를 생성하는 단계를 포함하는 반도체 메모리 장치의 동작 방법
|
| 18 |
18
제 14 항에 있어서,상기 출력 신호를 생성한 후, 상기 출력 신호의 상기 펄스폭을 설정된 배수만큼 증폭시키는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법
|
