1 |
1
메모리 컨트롤러의 동작 방법에 있어서,제1데이터를 가변 부호율 패리티 체크 매트릭스의 제1패리티 체크 매트릭스에 의해 디코딩되도록 제1부호율로 인코딩하는 단계; 및제2데이터를 상기 가변 부호율 패리티 체크 매트릭스의 제2패리티 체크 매트릭스에 의해 디코딩되도록 제2부호율로 인코딩하는 단계를 포함하는 메모리 컨트롤러의 동작 방법
|
2 |
2
제1항에 있어서,상기 인코딩된 제1데이터를 메모리 블록의 제1페이지에 저장하는 단계; 및상기 인코딩된 제2데이터를 상기 메모리 블록의 제2페이지에 저장하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법
|
3 |
3
제1항에 있어서,상기 인코딩된 제1데이터를 각 메모리 블록들의 제1페이지에 저장하는 단계;상기 인코딩된 제2데이터의 제1부분을 상기 각 메모리 블록들의 상기 제1페이지에 저장하는 단계; 및상기 인코딩된 제2데이터의 제2부분을 상기 각 메모리 블록들의 제2페이지에 저장하는 단계를 더 포함하고,상기 제1페이지에 저장된 상기 인코딩된 제1데이터의 길이 및 상기 인코딩된 제2데이터의 제1부분의 길이의 합은 상기 제2페이지에 저장된 상기 인코딩된 제2데이터의 제2부분의 길이와 동일한메모리 컨트롤러의 동작 방법
|
4 |
4
제1항에 있어서,상기 제2패리티 체크 매트릭스는 상기 제1패리티 체크 매트릭스를 포함하는컨트롤러의 동작 방법
|
5 |
5
제1항에 있어서,상기 제1부호율은 상기 제2부호율보다 높은컨트롤러의 동작 방법
|
6 |
6
제1항에 있어서,상기 가변 부호율 패리티 체크 매트릭스의 제1 내지 n-k+i행 및 제n+i+1 내지 n+m열에 위치하는 성분들의 값은 모두 0이고,상기 k는 상기 제1데이터의 길이이고, 상기 n은 상기 제1패리티 체크 매트릭스의 열의 개수이며, 상기 m은 상기 가변 부호율 패리티 체크 매트릭스의 열의 개수에서 상기 제1패리티 체크 매트릭스의 열의 개수를 뺀 값이고, 상기 i는 0 내지 m-1 사이의 정수인컨트롤러의 동작 방법
|
7 |
7
제6항에 있어서,상기 가변 부호율 패리티 체크 매트릭스의 제1행 및 제k+1열에 위치한 성분 및 제n-k+m행 및 제n+m열에 위치한 성분을 지나는 대각선 및 그 위에 위치한 성분들의 값은 모두 0인컨트롤러의 동작 방법
|
8 |
8
컨트롤러의 동작 방법에 있어서,각 메모리 블록들로부터 제1부호율로 인코딩된 제1데이터 및 제2부호율로 인코딩된 제2데이터를 리드하는 단계;상기 제1데이터를 가변 부호율 패리티 체크 매트릭스의 제1패리티 체크 매트릭스를 이용하여 디코딩하는 단계; 및상기 제2데이터를 상기 가변 부호율 패리티 체크 매트릭스의 제2패리티 체크 매트릭스를 이용하여 디코딩하는 단계를 포함하는 컨트롤러의 동작 방법
|
9 |
9
제8항에 있어서,상기 제1데이터는 각 메모리 블록들의 제1페이지에 저장된 데이터이고,상기 제2데이터는 각 메모리 블록들의 제2페이지에 저장된 데이터인컨트롤러의 동작 방법
|
10 |
10
제8항에 있어서,상기 제1데이터는 각 메모리 블록들의 제1페이지에 저장된 데이터의 제1부분이고,상기 제2데이터는 각 메모리 블록들의 상기 제1페이지에 저장된 데이터의 제2부분 및 제2페이지에 저장된 데이터이며,상기 제1페이지에 저장된 상기 데이터의 길이는 상기 제2페이지에 저장된 상기 데이터의 길이와 동일한컨트롤러의 동작 방법
|
11 |
11
제8항에 있어서,상기 제2패리티 체크 매트릭스는 상기 제1패리티 체크 매트릭스를 포함하는컨트롤러의 동작 방법
|
12 |
12
제8항에 있어서,상기 제1부호율은 상기 제2부호율보다 높은컨트롤러의 동작 방법
|
13 |
13
제8항에 있어서,상기 가변 부호율 패리티 체크 매트릭스의 제1 내지 n-k+1행 및 제n+i+1 내지 n+m열에 위치하는 성분들의 값은 모두 0이고,상기 k는 상기 제1데이터의 길이이고, 상기 n은 상기 제1패리티 체크 매트릭스의 열의 개수이며, 상기 m은 상기 가변 부호율 패리티 체크 매트릭스의 열의 개수에서 상기 제1패리티 체크 매트릭스의 열의 개수를 뺀 값이고, 상기 i는 0 내지 m-1 사이의 정수인컨트롤러의 동작 방법
|
14 |
14
제13항에 있어서,상기 가변 부호율 패리티 체크 매트릭스의 제1행 및 제k+1열에 위치한 성분 및 제n-k+m행 및 제n+m열에 위치한 성분을 지나는 대각선 및 그 위에 위치한 성분들의 값은 모두 0인컨트롤러의 동작 방법
|
15 |
15
제1데이터를 제1부호율로 인코딩하고, 제2데이터를 제2부호율로 인코딩하는 제1수단;상기 인코딩된 제1 및 2데이터를 상기 각 메모리 블록들에 저장하는 제2수단;상기 각 메모리 블록들로부터 상기 제1부호율로 인코딩된 제1데이터 및 상기 제2부호율로 인코딩된 제2데이터를 리드하는 제3수단; 및상기 제1부호율로 인코딩된 제1데이터를 가변 부호율 패리티 체크 매트릭스의 제1패리티 체크 매트릭스를 이용하여 디코딩하고, 상기 제2부호율로 인코딩된 제2데이터를 상기 가변 부호율 패리티 체크 매트릭스의 제2패리티 체크 매트릭스를 이용하여 디코딩하는 제4수단을 포함하는 컨트롤러
|
16 |
16
제15항에 있어서,상기 제2수단은 상기 인코딩된 제1데이터를 상기 메모리 블록의 제1페이지에 저장하고, 상기 인코딩된 제2데이터를 상기 메모리 블록의 제2페이지에 저장하는컨트롤러
|
17 |
17
제15항에 있어서,상기 제2수단은 상기 인코딩된 제1데이터를 각 메모리 블록들의 제1페이지에 저장하고, 상기 인코딩된 제2데이터의 제1부분을 상기 각 메모리 블록들의 상기 제1페이지에 저장하며, 상기 인코딩된 제2데이터의 제2부분을 상기 각 메모리 블록들의 제2페이지에 저장하고,상기 제1페이지에 저장된 상기 인코딩된 제1데이터의 길이 및 상기 인코딩된 제2데이터의 제1부분의 길이의 합은 상기 제2페이지에 저장된 상기 인코딩된 제2데이터의 제2부분의 길이와 동일한컨트롤러
|
18 |
18
제15항에 있어서,상기 제2패리티 체크 매트릭스는 상기 제1패리티 체크 매트릭스를 포함하는컨트롤러
|
19 |
19
제15항에 있어서,상기 가변 부호율 패리티 체크 매트릭스의 제1 내지 n-k+1행 및 제n+i+1 내지 n+m열에 위치하는 성분들의 값은 모두 0이고,상기 k는 상기 제1데이터의 길이이고, 상기 n은 상기 제1패리티 체크 매트릭스의 열의 개수이며, 상기 m은 상기 가변 부호율 패리티 체크 매트릭스의 열의 개수에서 상기 제1패리티 체크 매트릭스의 열의 개수를 뺀 값이고, 상기 i는 0 내지 m-1 사이의 정수인컨트롤러
|
20 |
20
제19항에 있어서,상기 가변 부호율 패리티 체크 매트릭스의 제1행 및 제k+1열에 위치한 성분 및 제n-k+m행 및 제n+m열에 위치한 성분을 지나는 대각선 및 그 위에 위치한 성분들의 값은 모두 0인컨트롤러
|