1 |
1
메모리 컨트롤러의 동작 방법에 있어서,각 메모리 셀들로부터 리드된 제1데이터에 기초한 경판정 오류 정정 디코딩이 실패한 경우, 각 메모리 셀들로부터 제2데이터를 리드하는 단계; 및상기 각 메모리 셀들로부터 리드된 제1 및 2데이터 및 상기 각 메모리 셀들에 이웃한 각 메모리 셀들로부터 리드된 제1 및 2데이터에 기초한 상기 각 메모리 셀들로부터 리드된 상기 제1데이터의 로그 우도 비(LLR : Log Likelihood Ratio)를 이용하여 연판정 오류 정정 디코딩을 수행하는 단계를 포함하는 메모리 컨트롤러의 동작 방법
|
2 |
2
제 1 항에 있어서,상기 각 메모리 셀들은 n 비트의 제3데이터를 저장하고,상기 제1데이터는 상기 제3데이터 중 i번째 비트에 대응하며,상기 제2데이터는 상기 제3데이터 중 상기 i번째 비트를 제외한 비트들에 대응하고,상기 n 및 i는 1 이상의 정수인,메모리 컨트롤러의 동작 방법
|
3 |
3
제 2 항에 있어서,상기 제1데이터는 상기 제3데이터의 최상위 비트에 대응하는메모리 컨트롤러의 동작 방법
|
4 |
4
제 2 항에 있어서,상기 각 메모리 셀들은 2 비트의 제3데이터를 저장하는메모리 컨트롤러의 동작 방법
|
5 |
5
제 1 항에 있어서,상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들은 상기 각 메모리 셀들과 동일한 워드 라인에 위치하는메모리 컨트롤러의 동작 방법
|
6 |
6
제 5 항에 있어서,상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들은 상기 워드 라인을 기준으로 상기 각 메모리 셀들에 인접하는메모리 컨트롤러의 동작 방법
|
7 |
7
제 1 항에 있어서,상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들은 상기 각 메모리 셀들과 동일한 비트 라인에 위치하는메모리 컨트롤러의 동작 방법
|
8 |
8
제 7 항에 있어서,상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들은 상기 비트 라인을 기준으로 상기 각 메모리 셀들에 인접하는메모리 컨트롤러의 동작 방법
|
9 |
9
제 2 항에 있어서,상기 제1데이터의 로그 우도 비는상기 각 메모리 셀들로부터 리드된 상기 제1 및 2데이터 및 상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들로부터 리드된 상기 제1 및 2데이터에 따라 상기 각 메모리 셀들에 저장된 상기 제3데이터의 i번째 비트가 0일 조건부 확률과 1일 조건부 확률의 로그 우도 비인메모리 컨트롤러의 동작 방법
|
10 |
10
제 2 항에 있어서,상기 제1데이터의 로그 우도 비는상기 각 메모리 셀들에 저장된 상기 제3데이터의 i번째 비트가 1일 때 상기 각 메모리 셀들로부터 상기 제1 및 2데이터가 리드되고, 상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들로부터 상기 제1 및 2데이터가 리드될 조건부 확률과 상기 각 메모리 셀들에 저장된 상기 제3데이터의 i번째 비트가 0일 때 상기 각 메모리 셀들로부터 상기 제1 및 2데이터가 리드되고, 상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들로부터 상기 제1 및 2데이터가 리드될 조건부 확률의 로그 우도 비인메모리 컨트롤러의 동작 방법
|
11 |
11
메모리 컨트롤러에 있어서,각 메모리 셀들로부터 리드된 제1데이터에 기초한 경판정 오류 정정 디코딩이 실패한 경우, 각 메모리 셀들로부터 제2데이터를 리드하는 제1수단; 및상기 각 메모리 셀들로부터 리드된 제1 및 2데이터 및 상기 각 메모리 셀들에 이웃한 각 메모리 셀들로부터 리드된 제1 및 2데이터에 기초한 상기 각 메모리 셀들로부터 리드된 상기 제1데이터의 로그 우도 비(LLR : Log Likelihood Ratio)를 이용하여 연판정 오류 정정 디코딩을 수행하는 제2수단을 포함하는 메모리 컨트롤러
|
12 |
12
제 11 항에 있어서,상기 각 메모리 셀들은 n 비트의 제3데이터를 저장하고,상기 제1데이터는 상기 제3데이터 중 i번째 비트에 대응하며,상기 제2데이터는 상기 제3데이터 중 상기 i번째 비트를 제외한 비트들에 대응하고,상기 n 및 i는 1 이상의 정수인,메모리 컨트롤러
|
13 |
13
제 12 항에 있어서,상기 제1데이터는 상기 제3데이터의 최상위 비트에 대응하는메모리 컨트롤러
|
14 |
14
제 12 항에 있어서,상기 각 메모리 셀들은 2 비트의 제3데이터를 저장하는메모리 컨트롤러
|
15 |
15
제 11 항에 있어서,상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들은 상기 각 메모리 셀들과 동일한 워드 라인에 위치하는메모리 컨트롤러
|
16 |
16
제 15 항에 있어서,상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들은 상기 워드 라인을 기준으로 상기 각 메모리 셀들에 인접하는메모리 컨트롤러
|
17 |
17
제 11 항에 있어서,상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들은 상기 각 메모리 셀들과 동일한 비트 라인에 위치하는메모리 컨트롤러
|
18 |
18
제 17 항에 있어서,상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들은 상기 비트 라인을 기준으로 상기 각 메모리 셀들에 인접하는메모리 컨트롤러
|
19 |
19
제 12 항에 있어서,상기 제1데이터의 로그 우도 비는상기 각 메모리 셀들로부터 리드된 상기 제1 및 2데이터 및 상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들로부터 리드된 상기 제1 및 2데이터에 따라 상기 각 메모리 셀들에 저장된 상기 제3데이터의 i번째 비트가 0일 조건부 확률과 1일 조건부 확률의 로그 우도 비인메모리 컨트롤러
|
20 |
20
제 12 항에 있어서,상기 제1데이터의 로그 우도 비는상기 각 메모리 셀들에 저장된 상기 제3데이터의 i번째 비트가 1일 때 상기 각 메모리 셀들로부터 상기 제1 및 2데이터가 리드되고, 상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들로부터 상기 제1 및 2데이터가 리드될 조건부 확률과 상기 각 메모리 셀들에 저장된 상기 제3데이터의 i번째 비트가 0일 때 상기 각 메모리 셀들로부터 상기 제1 및 2데이터가 리드되고, 상기 각 메모리 셀들에 이웃한 상기 각 메모리 셀들로부터 상기 제1 및 2데이터가 리드될 조건부 확률의 로그 우도 비인메모리 컨트롤러
|