| 1 |
1
포지티브 입력단자 및 네거티브 입력단자로 들어오는 신호를 비교하여 두 입력신호의 전압 차이값을 출력하는 입력부;와상기 입력부에서 출력된 상기 두 신호 전압값의 차이를 증폭시키는 슛스루 방지부;및상기 슛스루 방지부에서 나온 출력값을 입력받는 출력부;를 포함하는 저전력 비교기
|
| 2 |
2
제 1항에 있어서,상기 입력부는게이트 전압입력 단자로 포지티브 입력단자와 네거티브 입력단자를 갖는 두 트랜지스터를 가진 신호입력부;와상기 신호입력부에 입력된 두 신호의 차이에 따라 바이어스 전류를 분배하는 트랜지스터를 가진 바이어스부;및상기 바이어스부에 의해 분배된 입력 전류를 미러링하는 입력전류 미러를 포함하는 전류 미러OTA(Operational Transconductance Amplifier)를 가진 전류미러부;를 포함하는 것을 특징으로 하는 저전력 비교기
|
| 3 |
3
제 1항에 있어서,상기 출력부는게이트가 상기 슛스루 방지부에서 생성된 상기 출력 전압에 따라 출력 전압을 풀업하는 풀업(Pull-up) 트랜지스터;와게이트가 상기 슛스루 방지부에서 생성된 상기 출력 전압에 따라 출력 전압을 푸시하는 푸시(Push) 트랜지스터;를 가진 AB급 출력부를 포함하되,상기 풀업 트랜지스터에 흐르는 슛스루 전류가 흐르지 않도록 하여 전력 소모를 작게 하는 것을 특징으로 하는 저전력 비교기
|
| 4 |
4
제 3항에 있어서,상기 슛스루 방지부는트랜스 리니어 루프(Translinear loop)방식으로 상기 신호입력부의 두 입력단자 신호 차이를 증폭시켜,상기 푸시 트랜지스터 및 풀업 트랜지스터 각각의 게이트 단자의 입력신호로 들어가는 것을 특징으로 하는 저전력 비교기
|
| 5 |
5
제 4항에 있어서,상기 트랜스 리니어 루프는제1 NMOS 트랜지스터와 제1 PMOS 트랜지스터, 제2 NMOS 트랜지스터와 제2 PMOS 트랜지스터가 각각 병렬 연결되어 캐스캐이드(Cascade)구조하여 ,상기 두 입력신호가 각 직렬구조의 상기 제1,2 NMOS 트랜지스터와 상기 제 1,2 PMOS 트랜지스터로 동시에 입력되어, 상기 NMOS 트랜지스터 및 PMOS 트랜지스터의 컨덕턴스에 비례하는 이득만큼 증폭되어 출력되도록 하는 트랜지스터 구조를 포함하는 저전력 비교기
|
| 6 |
6
제 3항에 있어서,상기 슛스루 방지부는 N개의 다이오드가 직렬로 연결되고, 상기 입력부의 두 단자의 입력신호가 N개의 다이오드를 통해 전압차이가 증폭되어,상기 푸시 트랜지스터 및 풀업 트랜지스터의 각각의 게이트 단자의 입력신호로 들어가는 것을 특징으로 하는 저전력 비교기
|
| 7 |
7
제 6항에 있어서,상기 다이오드는 PMOS 트랜지스터 또는 NMOS 트랜지스터의 드레인(Drain)-게이트(Gate)단자를 연결하여 구성할 수 있으며,N개의 상기 다이오드를 직렬 연결하여 상기 입력부의 신호 출력값의 차이를 증폭시키는 상기 N개의 다이오드 직렬연결 구조를 포함하는 저전력 비교기
|
| 8 |
8
청구항 제 4항 또는 청구항 제 6항에 있어서,N개의 상기 슛스루 방지부를 캐스캐이드(Cascade)연결하여 상기 슛스루 방지부의 출력단에서 전압이득을 얻어 상기 입력부의 입력신호차이를 N제곱배만큼 증폭시키는 것을 특징으로 하는 저전력 비교기
|
| 9 |
9
청구항 제2항 내지 제8항 중에 어느 한 항에 있어서,상기 저전력 비교기에 포함되는 트랜지스터는 CMOS로 이루어진 것을 특징으로 하는 저전력 비교기
|
