| 1 |
1
p-타입의 제1 차동쌍 및 n-타입의 제2 차동쌍을 포함하고, 입력 전압이 인가되는 차동입력단;상기 차동입력단에 바이어스 전류를 공급하는 제1 전원공급부; 상기 제1 차동쌍의 출력 전류 및 상기 제2 차동쌍의 출력 전류가 인가되고, 출력 노드에 증폭 전류를 인가하는 증폭부; 및상기 제1 차동쌍의 출력 전류 및 상기 제2 차동쌍의 출력 전류가 인가되고, 상기 차동입력단에 재분배전류를 제공하는 전류재분배부를 포함하는 것을 특징으로 하는 앰프회로
|
| 2 |
2
제1항에 있어서,상기 제1 차동쌍은 상기 제1 차동쌍의 출력 전류를 제1 노드에 제공하고,상기 제2 차동쌍은 상기 제2 차동쌍의 출력 전류를 제2 노드에 제공하며,상기 증폭부는상기 제1 차동쌍의 출력 전류를 K(K는 임의의 양의 실수)배하여, 제1 노드에 제공하는 제1 전류미러 회로;상기 제2 차동쌍의 출력 전류를 상기 제1 노드에 제공하는 제2 전류미러 회로;상기 제1 노드에 제공된 전류를 상기 출력 노드에 전달하는 제3 전류미러 회로;상기 제2 차동쌍의 출력 전류를 K배하여, 상기 제2 노드에 제공하는 제4 전류미러 회로;상기 제1 차동쌍의 출력 전류를 상기 제2 노드에 제공하는 제5 전류미러 회로; 및상기 제2 노드에 제공된 전류를 상기 출력 노드로 전달하는 제6 전류미러 회로를 포함하는 것을 특징으로 하는 앰프회로
|
| 3 |
3
제1항에 있어서, 상기 차동입력단은제3 차동쌍; 및제4 차동쌍을 더 포함하며,상기 증폭부는,상기 제3 차동쌍의 출력 전류를 K1(K1은 임의의 양의 실수)배하여, 제1 노드로 전달하는 제7 전류미러 회로; 및상기 제4 차동쌍의 출력 전류를 K1배하여, 제2 노드로 전달하는 제8 전류미러 회로를 더 포함하는 것을 특징으로 하는 앰프회로
|
| 4 |
4
제1항에 있어서, 상기 전류재분배부는상기 제1 차동쌍의 출력 전류 및 상기 제2 차동쌍의 출력 전류를 기초로, 상기 제1 차동쌍 및 상기 제2 차동쌍에 상기 재분배전류를 제공하는 전류제공부; 및상기 전류제공부에 바이어스 전압을 공급하는 제2 전원공급부를 포함하는 것을 특징으로 하는 앰프회로
|
| 5 |
5
제4항에 있어서, 상기 전류재분배부는상기 제1 차동쌍의 출력 전류를 기초로, 제3 노드에 제1 스위치 전류를 제공하는 제9 전류미러 회로;상기 제1 차동쌍에 상기 재분배전류를 제공하는 제10 전류미러 회로;상기 바이어스 전압이 인가되는 제어 전극, 상기 제10 전류미러 회로의 입력 전극에 연결되는 출력 전극, 상기 제3 노드에 연결되는 입력 전극을 포함하는 제1 스위칭 소자;상기 제2 차동쌍의 출력 전류를 기초로 상기 제3 노드에 제2 스위치 전류를 제공하는 제11 전류미러 회로;상기 제2 차동쌍에 상기 재분배전류를 제공하는 제12 전류미러 회로; 및상기 바이어스 전압이 인가되는 제어 전극, 상기 제12 전류미러 회로의 입력 전극에 연결되는 출력 전극, 상기 제3 노드에 연결되는 입력 전극을 포함하는 제2 스위칭 소자를 포함하고,상기 제10 전류미러 회로는 상기 제1 스위칭 소자에 흐르는 제1 공급 전류를 기초로, 상기 제1 차동쌍에 상기 재분배전류를 제공하고,상기 제12 전류미러 회로는 상기 제2 스위칭 소자에 흐르는 제2 공급 전류를 기초로 상기 제2 차동쌍에 상기 재분배전류를 제공하는 것을 특징으로 하는 앰프회로
|
| 6 |
6
제5항에 있어서, 상기 전류재분배부는제1 모드일 때, 상기 제1 차동쌍에 상기 재분배전류를 제공하고, 상기 제2 차동쌍에 상기 재분배전류를 제공하지 않고,제2 모드일 때, 상기 제2 차동쌍에 상기 재분배전류를 제공하고, 상기 제1 차동쌍에 상기 재분배전류를 제공하지 않으며,제3 모드일 때, 상기 제1 차동쌍 및 상기 제2 차동쌍에 상기 재분배전류를 제공하지 않는 것을 특징으로 하는 앰프회로
|
| 7 |
7
제6항에 있어서,상기 제1 모드에서 상기 제1 차동쌍 및 상기 제1 스위칭 소자가 턴 온 되고, 상기 제2 차동쌍 및 상기 제2 스위칭 소자가 턴 오프 되며,상기 제2 모드에서 상기 제2 차동쌍 및 상기 제2 스위칭 소자가 턴 온 되고, 상기 제1 차동쌍 및 상기 제1 스위칭 소자가 턴 오프 되며,상기 제3 모드에서 상기 제1 차동쌍 및 상기 제2 차동쌍이 턴 온 되고, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자가 턴 오프 되는 것을 특징으로 하는 앰프회로
|
| 8 |
8
제7항에 있어서,상기 제1 모드에서의 상기 입력 전압은 상기 제3 모드에서의 상기 입력 전압보다 작고, 상기 제3 모드에서의 상기 입력 전압은 상기 제2 모드에서의 상기 입력 전압보다 작은 것을 특징으로 하는 앰프회로
|
| 9 |
9
제5항에 있어서,상기 바이어스 전압은 상기 제1 스위칭 소자의 쓰레쉬 홀드 전압(Threshold Voltage)의 2배보다 작고, 상기 제2 스위칭 소자의 쓰레쉬 홀드 전압의 2배보다 작은 것을 특징으로 하는 앰프회로
|
| 10 |
10
제1항에 있어서,상기 증폭부의 상기 출력 노드에 연결되는 공통 소스 증폭기를 더 포함하는 것을 특징으로 하는 앰프회로
|
| 11 |
11
영상을 표시하는 표시 패널;상기 표시 패널에 게이트 전압을 제공하는 게이트 구동부;상기 표시 패널에 데이터 전압을 출력하는 소스 앰프를 포함하는 데이터 구동부; 및상기 게이트 구동부에 제1 제어신호를 제공하고, 상기 데이터 구동부에 제2 제어신호 및 데이터신호를 제공하는 구동 제어부를 포함하고,상기 소스 앰프는p-타입의 제1 차동쌍 및 n-타입의 제2 차동쌍을 포함하고, 입력 전압이 인가되는 차동입력단;상기 차동입력단에 바이어스 전류를 공급하는 제1 전원공급부; 상기 제1 차동쌍의 출력 전류 및 상기 제2 차동쌍의 출력 전류가 인가되고, 출력 노드에 증폭 전류를 인가하는 증폭부; 및상기 제1 차동쌍의 출력 전류 및 상기 제2 차동쌍의 출력 전류가 인가되고, 상기 차동입력단에 재분배전류를 제공하는 전류재분배부를 포함하는 표시 장치
|
| 12 |
12
제11항에 있어서,상기 제1 차동쌍은 상기 제1 차동쌍의 출력 전류를 제1 노드에 제공하고,상기 제2 차동쌍은 상기 제2 차동쌍의 출력 전류를 제2 노드에 제공하며,상기 증폭부는상기 제1 차동쌍의 출력 전류를 K(K는 임의의 양의 실수)배하여, 제1 노드에 제공하는 제1 전류미러 회로;상기 제2 차동쌍의 출력 전류를 상기 제1 노드에 제공하는 제2 전류미러 회로;상기 제1 노드에 제공된 전류를 상기 출력 노드에 전달하는 제3 전류미러 회로;상기 제2 차동쌍의 출력 전류를 K배하여, 상기 제2 노드에 제공하는 제4 전류미러 회로;상기 제1 차동쌍의 출력 전류를 상기 제2 노드에 제공하는 제5 전류미러 회로; 및상기 제2 노드에 제공된 전류를 상기 출력 노드로 전달하는 제6 전류미러 회로를 포함하는 것을 특징으로 하는 표시 장치
|
| 13 |
13
제11항에 있어서, 상기 차동입력단은제3 차동쌍; 및제4 차동쌍을 더 포함하며,상기 증폭부는,상기 제3 차동쌍의 출력 전류를 제1 노드로 전달하는 제7 전류미러 회로; 및상기 제4 차동쌍의 출력 전류를 제2 노드로 전달하는 제8 전류미러 회로를 더 포함하는 것을 특징으로 하는 표시 장치
|
| 14 |
14
제11항에 있어서, 상기 전류재분배부는상기 제1 차동쌍의 출력 전류 및 상기 제2 차동쌍의 출력 전류를 기초로, 상기 제1 차동쌍 및 상기 제2 차동쌍에 상기 재분배전류를 제공하는 전류제공부; 및상기 전류제공부에 바이어스 전압을 공급하는 제2 전원공급부를 포함하는 것을 특징으로 하는 표시 장치
|
| 15 |
15
제14항에 있어서, 상기 전류재분배부는상기 제1 차동쌍의 출력 전류를 기초로, 제3 노드에 제1 스위치 전류를 제공하는 제9 전류미러 회로;상기 제1 차동쌍에 상기 재분배전류를 제공하는 제10 전류미러 회로;상기 바이어스 전압이 인가되는 제어 전극, 상기 제10 전류미러 회로의 입력 전극에 연결되는 출력 전극, 상기 제3 노드에 연결되는 입력 전극을 포함하는 제1 스위칭 소자;상기 제2 차동쌍의 출력 전류를 기초로, 제3 노드에 제2 스위치 전류를 제공하는 제11 전류미러 회로;상기 제2 차동쌍에 상기 재분배전류를 제공하는 제12 전류미러 회로; 및상기 바이어스 전압이 인가되는 제어 전극, 상기 제12 전류미러 회로의 입력 전극에 연결되는 출력 전극, 상기 제3 노드에 연결되는 입력 전극을 포함하는 제2 스위칭 소자를 포함하고,상기 제10 전류미러 회로는 상기 제1 스위칭 소자에 흐르는 제1 공급 전류를 기초로 상기 제1 차동쌍에 상기 재분배전류를 제공하고,상기 제12 전류미러 회로는 상기 제2 스위칭 소자에 흐르는 제2 공급 전류를 기초로 상기 제2 차동쌍에 상기 재분배전류를 제공하는 것을 특징으로 하는 표시 장치
|
| 16 |
16
제15항에 있어서, 상기 전류재분배부는제1 모드일 때, 상기 제1 차동쌍에 상기 재분배전류를 제공하고, 상기 제2 차동쌍에 상기 재분배전류를 제공하지 않고,제2 모드일 때, 상기 제2 차동쌍에 상기 재분배전류를 제공하고, 상기 제1 차동쌍에 상기 재분배전류를 제공하지 않으며,제3 모드일 때, 상기 제1 차동쌍 및 상기 제2 차동쌍에 상기 재분배전류를 제공하지 않는 것을 특징으로 하는 표시 장치
|
| 17 |
17
제16항에 있어서,상기 제1 모드에서 상기 제1 차동쌍 및 상기 제1 스위칭 소자가 턴 온 되고, 상기 제2 차동쌍 및 상기 제2 스위칭 소자가 턴 오프 되고,상기 제2 모드에서 상기 제2 차동쌍 및 상기 제2 스위칭 소자가 턴 온 되고, 상기 제1 차동쌍 및 상기 제1 스위칭 소자가 턴 오프 되며,상기 제3 모드에서 상기 제1 차동쌍 및 상기 제2 차동쌍이 턴 온 되고, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자가 턴 오프 되는 것을 특징으로 하는 표시 장치
|
| 18 |
18
제17항에 있어서,상기 제1 모드에서의 상기 입력 전압은 상기 제3 모드에서의 상기 입력 전압보다 작고, 상기 제3 모드에서의 상기 입력 전압은 상기 제2 모드에서의 상기 입력 전압보다 작은 것을 특징으로 하는 표시 장치
|
| 19 |
19
제15항에 있어서,상기 바이어스 전압은 상기 제1 스위칭 소자의 쓰레쉬 홀드 전압(Threshold Voltage)의 2배보다 작고, 상기 제2 스위칭 소자의 쓰레쉬 홀드 전압의 2배보다 작은 것을 특징으로 하는 표시 장치
|
| 20 |
20
제11항에 있어서,상기 증폭부의 상기 출력 노드에 연결되는 공통 소스 증폭기를 더 포함하는 것을 특징으로 하는 표시 장치
|
