| 1 |
1
다위상 입력 신호의 지연량을 조절하여 다위상 신호를 출력하는 지연부;상기 다위상 신호 중 하나를 입력 신호로 사용하여 상기 입력 신호에 동기되지 않은 클록 신호를 출력하는 클록 생성부;상기 다위상 신호 중 정해진 하나에 대응하는 기준 신호와 상기 다위상 신호 중 선택된 어느 하나에 대응하는 비교 신호의 위상차에 대응하는 펄스 신호를 생성하고 상기 펄스 신호를 상기 클록 신호에 따라 샘플링하는 탐지부; 및상기 탐지부의 출력과 상기 위상차에 대응하는 기준값을 연산한 결과에 따라 상기 다위상 입력 신호의 지연량을 제어하거나 상기 비교 신호의 지연량을 제어하는 지연 제어 신호를 출력하는 제어부를 포함하는 반도체 장치
|
| 2 |
2
청구항 1에 있어서, 상기 탐지부는 선택 신호에 따라 상기 다위상 신호 중 어느 하나를 선택하여 상기 비교 신호로 제공하는 제 1 선택부;상기 기준 신호와 상기 비교 신호의 위상차에 대응하는 펄스 신호를 생성하는 펄스 생성부; 및상기 펄스 생성부의 출력을 상기 클록 신호에 따라 샘플링하는 샘플러를 포함하는 반도체 장치
|
| 3 |
3
청구항 2에 있어서, 상기 펄스 생성부는상기 선택 신호에 따라 상기 기준 신호로부터 제 1 중간 신호를 출력하고 상기 비교 신호로부터 제 2 중간 신호를 출력하는 신호 선택부 및상기 제 1 중간 신호와 상기 제 2 중간 신호의 위상차에 대응하는 펄스를 출력하는 펄스 출력부를 포함하는 반도체 장치
|
| 4 |
4
청구항 3에 있어서, 상기 기준 신호와 상기 비교 신호가 상기 다위상 신호 중 동일한 신호에 대응하지 않는 경우, 상기 제 1 중간 신호는 상기 기준 신호와 동일하고, 상기 제 2 중간 신호는 상기 비교 신호와 동일하고, 상기 지연 제어 신호는 상기 다위상 입력 신호의 지연량을 제어하며,상기 기준 신호와 상기 비교 신호가 상기 다위상 신호 중 동일한 신호에 대응하는 경우, 상기 제 1 중간 신호는 상기 기준 신호의 주기의 K배(K는 2이상 자연수)의 주기와 상기 기준 신호의 하나의 상승 에지 중 하나에만 동기된 상승 펄스 파형을 가지고 상기 제 2 중간 신호는 상기 제 1 중간 신호와 동일한 주기와 상기 비교 신호의 상승 에지 중 하나에만 동기된 상승 펄스 파형을 가지며, 상기 지연 제어 신호는 상기 비교 신호의 지연량을 제어하는 반도체 장치
|
| 5 |
5
청구항 2에 있어서, 상기 제 1 선택부의 출력을 지연하여 상기 비교 신호를 출력하는 제 22 지연부를 더 포함하는 반도체 장치
|
| 6 |
6
청구항 1에 있어서, 상기 제어부는상기 탐지부의 출력과 기준값의 차이를 연산하는 연산부; 및상기 연산부의 출력에 따라 상기 지연 제어 신호를 증감하는 루프 필터;를 포함하는 반도체 장치
|
| 7 |
7
청구항 6에 있어서, 상기 기준값은 상기 기준 신호와 상기 비교 신호의 위상차와 상기 기준 신호의 주기의 비에 대응하는 값을 가지는 반도체 장치
|
| 8 |
8
청구항 7에 있어서, 상기 루프 필터는 상기 연산부의 출력이 음인 경우 상기 루프 필터는 상기 지연 제어 신호를 제 1 조정 신호만큼 증가시키고, 상기 연산부의 출력이 양인 경우 상기 지연 제어 신호를 제 2 조정 신호만큼 감소시키는 반도체 장치
|
| 9 |
9
청구항 8에 있어서, 상기 제 1 조정 신호와 상기 제 2 조정 신호의 비는 상기 기준값과 1에서 상기 기준값을 뺀 값의 비에 대응하는 반도체 장치
|
| 10 |
10
청구항 8에 있어서, 상기 루프 필터는상기 지연 제어 신호의 기존 값을 저장하는 레지스터;상기 연산부의 출력에 따라 상기 제 1 조정 신호 또는 상기 제 2 조정 신호의 부호를 반전한 값을 선택하여 출력하는 제 4 선택부; 및상기 지연 제어 신호의 기존 값과 상기 제 4 선택부의 출력을 연산하여 상기 지연 제어 신호를 출력하는 연산부;를 포함하는 반도체 장치
|
| 11 |
11
청구항 2에 있어서, 상기 클록 신호에 따라 상기 다위상 신호가 순차적으로 선택되도록 상기 선택 신호를 출력하는 선택 제어부를 더 포함하는 반도체 장치
|
| 12 |
12
청구항 11에 있어서, 상기 샘플러는 상기 클록 신호의 상승 에지에 동기하여 상기 펄스 신호를 샘플링하고, 상기 선택 제어부는 상기 클록 신호의 하강 에지에 동기하여 동작하는 반도체 장치
|
| 13 |
13
청구항 1에 있어서, 상기 클록 생성부는상기 클록 신호의 한 주기 동안 상기 입력 신호를 카운팅하는 카운터;상기 클록 신호에 따라 상기 카운터의 값을 래치하는 플립플롭;상기 플립플롭의 출력과 M(1보다 큰 자연수)을 곱하는 곱셈기;상기 곱셈기의 출력에서 N(M보다 작은 자연수, M, N은 서로 소)을 빼는 뺄셈기;상기 클록 신호에 따라 상기 뺄셈기의 출력을 필터링하는 디지털 필터; 및상기 디지털 필터의 출력에 따라 상기 클록 신호를 출력하는 디지털 제어 발진기를 포함하는 반도체 장치
|
| 14 |
14
청구항 13에 있어서, 상기 카운터는 1 비트 카운터이고, 상기 카운터는 상기 클록 신호의 상승 에지에서 일정 시간 지연된 시점에서 상기 카운터의 출력값을 리셋하는 반도체 장치
|
| 15 |
15
청구항 13에 있어서, 상기 디지털 필터는 상기 클록 신호에 따라 상기 뺄셈기의 값을 누적하는 누적기를 포함하는 반도체 장치
|
| 16 |
16
청구항 15에 있어서, 상기 플립플롭은 상기 클록 신호의 상승 에지에 동기하여 상기 카운터의 값을 래치하고 상기 디지털 필터는 상기 클록 신호의 하강 에지에 동기하여 상기 뺄셈기의 값을 누적하는 반도체 장치
|
| 17 |
17
클록 신호의 한 주기 동안 입력 신호를 카운팅하는 카운터;상기 클록 신호에 따라 상기 카운터의 값을 래치하는 플립플롭;상기 플립플롭의 출력과 M(1보다 큰 자연수)을 곱하는 곱셈기;상기 곱셈기의 출력에서 N(M보다 작은 자연수, M, N은 서로 소)을 빼는 뺄셈기;상기 클록 신호에 따라 상기 뺄셈기의 출력을 필터링하는 디지털 필터; 및상기 디지털 필터의 출력에 따라 상기 클록 신호를 출력하는 디지털 제어 발진기를 포함하는 비동기 클록 발생 장치
|
| 18 |
18
청구항 17에 있어서, 상기 카운터는 1 비트 카운터인 비동기 클록 발생 장치
|
| 19 |
19
청구항 18에 있어서, 상기 카운터는 상기 클록 신호의 상승 에지에서 일정 시간 지연된 시점에서 상기 카운터의 출력값을 리셋하는 비동기 클록 발생 장치
|
| 20 |
20
청구항 17에 있어서, 상기 디지털 필터는 상기 클록 신호에 따라 상기 뺄셈기의 값을 누적하는 누적기를 포함하는 비동기 클록 발생 장치
|
| 21 |
21
청구항 17에 있어서, 상기 플립플롭은 상기 클록 신호의 상승 에지에 동기하여 상기 카운터의 값을 래치하고 상기 디지털 필터는 상기 클록 신호의 하강 에지에 동기하여 상기 뺄셈기의 값을 누적하는 비동기 클록 발생 장치
|
