맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

지연 동기 루프 및 이를 포함하는 전자 장치

  • 기술번호 : KST2014009525
  • 담당센터 :
  • 전화번호 :
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 실시예에 따른 지연 동기 루프는 지연 라인에 포함된 다수의 지연 블락들을 제어함으로써 기준 클락의 주파수의 체배된 주파수, 정확한 위상 지연, 및 일정한 듀티 비를 갖는 다수의 클락들을 발생할 수 있다. 또한, 본 발명의 실시예에 따른 지연 동기 루프는 초기 지연 값을 측정하여 다수의 지연 라인들에 미리 적용함으로써 고조파 잠김(harmonic locking) 현상을 방지하고 잠김 시간(locking time)을 감소시킬 수 있다. 지연 동기 루프(delay locked loop), 지연 라인(delay line), 주파수(frequency), 체배(multiplication), 듀티 비(duty ratio)
Int. CL G11C 11/407 (2006.01) G11C 7/22 (2006.01) G11C 8/00 (2006.01)
CPC
출원번호/일자 1020090008897 (2009.02.04)
출원인 삼성전자주식회사, 연세대학교 산학협력단
등록번호/일자 10-1012678-0000 (2011.01.27)
공개번호/일자 10-2010-0089584 (2010.08.12) 문서열기
공고번호/일자 (20110209) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.04.15)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 삼성전자주식회사 대한민국 경기도 수원시 영통구
2 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 강희채 대한민국 전라북도 남원시
2 류경호 대한민국 서울특별시 강남구
3 정성욱 대한민국 경기도 고양시 일산동구
4 이원 대한민국 경기도 군포시
5 이동환 대한민국 경기도 성남시 분당구
6 주상훈 대한민국 경기도 용인시 기흥구
7 최종륜 대한민국 경기도 화성시

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 한지희 대한민국 서울특별시 강남구 테헤란로 *** 한국지식재산센터 *층 (공익변리사 특허상담센터)(한국지식재산보호원)
2 권영규 대한민국 서울특별시 강남구 역삼로 *** *** (역삼동, 재승빌딩 *층)(프라임특허법률사무소)
3 윤재석 대한민국 서울특별시 서초구 서초대로**길 **(서초동) *층(정석국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 삼성전자주식회사 대한민국 경기도 수원시 영통구
2 연세대학교 산학협력단 대한민국 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2009.02.04 수리 (Accepted) 1-1-2009-0069478-63
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2009.04.15 수리 (Accepted) 1-1-2009-0228017-70
3 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2009.07.02 수리 (Accepted) 1-1-2009-0405008-11
4 선행기술조사의뢰서
Request for Prior Art Search		 2010.06.09 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2010.07.15 수리 (Accepted) 9-1-2010-0044056-57
6 의견제출통지서
Notification of reason for refusal		 2010.07.26 발송처리완료 (Completion of Transmission) 9-5-2010-0316386-59
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.09.17 수리 (Accepted) 1-1-2010-0609575-29
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.09.17 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0609577-10
9 등록결정서
Decision to grant		 2010.11.30 발송처리완료 (Completion of Transmission) 9-5-2010-0546967-59
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.12.15 수리 (Accepted) 4-1-2011-5252006-10
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.06.21 수리 (Accepted) 4-1-2012-5132663-40
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.04.24 수리 (Accepted) 4-1-2013-5062749-37
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.06.24 수리 (Accepted) 4-1-2013-5088566-87
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.09.25 수리 (Accepted) 4-1-2014-5114224-78
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
각각이 모드 제어 신호 및 초기 지연 값에 응답하여 기준 클락을 미리 정해진 위상만큼 지연시키기 위한 링 오실레이터(ring oscillator)로 동작하고, 상기 모드 제어 신호에 응답하여 상기 기준 클락 신호 또는 전단의 위상 지연 블락으로부터 출력되는 신호의 위상을 제어하는 위상 지연 라인으로 동작하는 다수의 지연 블락들을 포함하는 지연 라인; 상기 다수의 지연 블락들의 출력 신호에 응답하여 듀티 비가 일정하고 상기 기준 클락의 주파수보다 높은 주파수를 갖는 출력 클락을 발생하는 에지 합성 블락; 상기 기준 클락 및 출력 클락의 위상 차이에 기초하여 상기 지연 블락들을 제어하여 상기 출력 클락의 잠김(locking) 동작을 제어하는 미세 조정 블락; 및 상기 기준 클락 및 상기 다수의 지연 블락들 각각이 상기 기준 클락을 상기 미리 정해진 위상만큼 지연시켰는지 여부에 기초하여 상기 모드 제어 신호 및 상기 초기 지연 값 발생하는 모드 제어 블락을 포함하는 지연 동기 루프(Delay Locked Loop)
2 2
제1항에 있어서, 상기 모드 제어 블락은 상기 기준 클락에 응답하여 상기 초기 지연 값을 발생하는 링 오실레이터; 상기 기준 클락의 한 주기 동안 상기 링 오실레이터의 제1 에지에 대한 카운팅 수에 기초하여 상기 초기 지연 값을 발생하는 에지 카운터; 및 상기 다수의 지연 블락들 각각이 상기 기준 클락을 상기 미리 정해진 위상만큼 지연시켰는지 여부에 기초하여 상기 모드 제어 신호를 발생하는 모드 컨트롤러를 포함하는 지연 동기 루프
3 3
제2항에 있어서, 상기 모드 제어 블락은 상기 기준 클락의 일정 구간을 검출하고, 상기 검출된 상기 기준 클락의 일정 구간에 기초하여 상기 링 오실레이터의 동작 구간을 제어하는 검출기를 더 포함하는 지연 동기 루프
4 4
제1항에 있어서, 상기 다수의 지연 블락들 각각은 상기 모드 제어 신호에 기초하여 상기 클락 신호 또는 위상 지연 블락의 출력 신호를 선택적으로 출력하거나 상기 전단의 위상 지연 블락의 출력 신호 또는 상기 위상 지연 블락의 출력 신호를 선택적으로 출력하는 선택기; 서로 직렬로 연결되며 각각이 위상 제어 신호에 응답하여 구동되는 다수의 위상 지연 유닛들을 포함하는 위상 지연 유닛 블락; 상기 모드 제어 신호 및 상기 위상 지연 유닛 블락의 출력 신호에 대한 논리 연산을 수행하여 상기 위상 지연 블락의 출력 신호를 출력하는 논리 게이트; 상기 위상 지연 유닛 블락의 출력 신호 및 상기 기준 클락의 위상 차이를 검출하여 출력하는 위상 검출기; 상기 기준 클락의 한 주기 동안 상기 위상 지연 유닛 블락의 출력 신호의 토글링 횟수를 카운팅하여 출력하는 에지 카운터; 및 상기 모드 제어 신호, 상기 초기 지연 값, 상기 위상 검출기의 출력 신호, 상기 에지 카운터의 출력 신호, 및 상기 미세 조정 블락의 출력 신호에 응답하여 상기 위상 제어 신호를 발생하는 지연 라인 컨트롤러를 포함하는 지연 동기 루프
5 5
제4항에 있어서, 상기 지연 라인 컨트롤러는 상기 지연 라인이 링 오실레이터로 동작하는 경우에는 상기 모드 제어 신호, 상기 초기 지연 값, 및 상기 에지 카운터의 카운트 값에 기초하여 상기 위상 제어 신호를 발생하며, 상기 지연 라인이 위상 지연 라인으로 동작하는 경우에는 상기 모드 제어 신호 및 상기 위상 검출기의 출력 신호에 기초하여 상기 위상 제어 신호를 발생하는 지연 동기 루프
6 6
제5항에 있어서, 상기 다수의 지연 블락들 각각은 상기 지연 라인 컨트롤러로부터 출력되는 상기 위상 제어 신호를 상기 다수의 위상 지연 유닛들 각각의 동작을 제어하기 위한 코드로 변환하여 출력하는 코드 변환기를 더 포함하는 지연 동기 루프
7 7
제6항에 있어서, 상기 에지 합성 블락은 상기 다수의 지연 블락들 각각의 상기 기준 클락에 대한 지연 동작이 완료된 후 상기 지연 블락들의 출력 신호들의 에지를 검출하고, 검출된 상기 지연 블락들의 출력 신호들의 에지에 기초하여 상기 기준 클락의 주파수보다 증가된 주파수를 갖는 상기 출력 클락을 발생하는 지연 동기 루프
8 8
제6항에 있어서, 상기 미세 조정 블락은 상기 지연 라인이 위상 지연 라인으로 동작하는 경우에 동작하며, 상기 기준 클락과 상기 출력 클락의 위상 차이를 검출하여 출력하는 위상 검출기; 및 상기 검출된 상기 기준 클락과 상기 출력 클락의 위상 차이에 기초하여 상기 다수의 지연 블락들 각각의 지연 유닛들의 동작을 제어하기 위한 신호를 상기 지연 라인 컨트롤러로 출력하는 미세 조정 컨트롤러(fine tune controller)를 포함하는 지연 동기 루프
9 9
각각이 모드 제어 신호 및 초기 지연 값에 응답하여 기준 클락의 위상을 90도 지연시키기 위한 링 오실레이터(ring oscillator)로 동작하고, 상기 모드 제어 신호에 응답하여 상기 기준 클락 신호 또는 전단의 위상 지연 블락으로부터 출력되는 신호의 위상을 제어하는 위상 지연 라인으로 동작하는 4 개의 지연 블락들을 포함하는 지연 라인; 상기 4개의 지연 블락들의 출력 신호에 응답하여 듀티 비가 50%이고 상기 기준 클락의 주파수보다 2배 증가된 주파수를 갖는 출력 클락을 발생하는 에지 합성 블락; 상기 기준 클락 및 출력 클락의 위상 차이에 기초하여 상기 지연 블락들을 제어하여 상기 출력 클락의 잠김(locking) 동작을 제어하는 미세 조정 블락; 및 상기 기준 클락 및 상기 4개의 지연 블락들 각각이 상기 기준 클락을 90도만큼 지연시켰는지 여부에 기초하여 상기 모드 제어 신호 및 상기 초기 지연 값 발생하는 모드 제어 블락을 포함하는 지연 동기 루프
10 10
제1항 내지 제9항 중 어느 한 항에 기재된 지연 동기 루프를 포함하는 반도체 메모리 장치
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08049543 US 미국 FAMILY
2 US20100194456 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2010194456 US 미국 DOCDBFAMILY
2 US8049543 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.