맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터

  • 기술번호 : KST2014036999
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 신뢰성이 높고, 제조 공정이 간단한 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터에 관한 것이다. 이를 위해, 본 발명은 절연 기판을 구비하는 기판 구비 단계와 기판 상부에 반도체층을 형성하는 반도체층 형성 단계와 반도체층 상부에 게이트 절연막을 형성하는 게이트 절연막 형성 단계와 게이트 절연막 상부에 제 1 게이트 전극을 형성하는 제 1 게이트 전극 형성 단계와 제 1 게이트 전극 측벽에 제 2 게이트 전극을 형성하는 제 2 게이트 전극 형성 단계와 제 1 게이트 전극을 마스크로 하여 반도체 층에 대하여, 고농도 불순물 도핑을 하는 불순물 주입 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법을 개시한다.
Int. CL H01L 29/786 (2006.01.01) G02F 1/133 (2006.01.01)
CPC H01L 29/78627(2013.01) H01L 29/78627(2013.01) H01L 29/78627(2013.01) H01L 29/78627(2013.01) H01L 29/78627(2013.01)
출원번호/일자 1020100014499 (2010.02.18)
출원인 서울대학교산학협력단
등록번호/일자
공개번호/일자 10-2011-0094837 (2011.08.24) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.02.18)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김선재 대한민국 서울시 용산구
2 한민구 대한민국 서울특별시 강남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 서만규 대한민국 서울특별시 강남구 역삼로 *** *층 (역삼동, 현죽빌딩)(특허법인성암)
2 서경민 대한민국 서울특별시 강남구 역삼로 *** *층 (역삼동, 현죽빌딩)(특허법인성암)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2010.02.18 수리 (Accepted) 1-1-2010-0105668-90
2 의견제출통지서
Notification of reason for refusal		 2011.04.27 발송처리완료 (Completion of Transmission) 9-5-2011-0227507-67
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2011.05.30 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0403221-42
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2011.05.30 수리 (Accepted) 1-1-2011-0403220-07
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.09.27 수리 (Accepted) 4-1-2011-5195109-43
6 거절결정서
Decision to Refuse a Patent		 2011.12.13 발송처리완료 (Completion of Transmission) 9-5-2011-0737429-77
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.01.14 수리 (Accepted) 4-1-2013-5007213-54
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.17 수리 (Accepted) 4-1-2015-5033829-92
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.05.13 수리 (Accepted) 4-1-2015-5062924-01
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.05.13 수리 (Accepted) 4-1-2019-5093546-10
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.05.23 수리 (Accepted) 4-1-2019-5101798-31
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.02 수리 (Accepted) 4-1-2019-5154561-59
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
절연 기판을 구비하는 기판 구비 단계;상기 기판 상부에 반도체층을 형성하는 반도체층 형성 단계;상기 반도체층 상부에 게이트 절연막을 형성하는 게이트 절연막 형성 단계;상기 게이트 절연막 상부에 제 1 게이트 전극을 형성하는 제 1 게이트 전극 형성 단계;상기 제 1 게이트 전극 측벽에 접하도록 제 2 게이트 전극을 형성하는 제 2 게이트 전극 형성 단계; 및상기 제 1 게이트 전극을 마스크로 하여 상기 반도체 층에 대하여, 불순물 도핑을 하는 불순물 주입 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
2 2
제 1 항에 있어서,상기 불순물 주입 단계에 의해,상기 반도체층은 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극과 겹치지 않는 소스/드레인 영역, 상기 제 2 게이트 전극과 겹치는 GOLDD 영역 및 상기 제 1 게이트 전극과 겹치는 채널 영역으로 나뉘며, 상기 소스/드레인 영역의 도핑 농도는 상기 GOLDD 영역보다 높은 것을 특징으로 하는 박막 트랜지스터의 제조 방법
3 3
제 2 항에 있어서,상기 불순물 주입 단계 이후에, 상기 제 2 게이트 전극에 대하여 레이저 열처리를 하여 상기 제 2 게이트 전극을 활성화시키는 제 2 게이트 전극 활성화 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
4 4
제 1 항에 있어서,상기 제 2 게이트 전극은 나노 결정 실리콘으로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
5 5
제 1 항에 있어서,상기 기판 구비 단계 이후에 상기 기판 상부에 버퍼층을 더 형성하는 버퍼층 형성 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
6 6
제 1 항 내지 제 5 항 중 어느 하나의 항에 따라 제조되어 지는 것을 특징으로 하는 박막 트랜지스터
7 7
절연성 재질로 형성되는 기판;상기 기판 상부에 형성되며, 소스 영역, 드레인 영역, GOLDD 영역 및 상기 GOLDD 영역 사이에 형성되는 채널 영역을 구비하는 반도체층;상기 반도체층 상부에 형성되는 게이트 절연막;상기 게이트 절연막 상부에 형성되며, 상기 반도체층의 채널 영역에 겹치도록 형성되는 제 1 게이트 전극; 및상기 제 1 게이트 전극의 측면에 형성되며, 상기 반도체층의 GOLDD 영역에 겹치도록 형성되는 제 2 게이트 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터
8 8
제 7 항에 있어서,상기 소스 영역 및 상기 드레인 영역의 도핑 농도는 상기 GOLDD 영역의 도핑 농도보다 높은 것을 특징으로 하는 박막 트랜지스터
9 9
제 7 항에 있어서, 상기 제 2 게이트 전극은 나노결정 실리콘으로 이루어지고, 레이저 열처리가 되어 있는 것을 특징으로 하는 박막 트랜지스터
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08178877 US 미국 FAMILY
2 US20110198592 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2011198592 US 미국 DOCDBFAMILY
2 US8178877 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교육과학기술부 서울대학교 산학협력단 국가지정연구실사업 High Performance and Stable Nanocrystalline Silicon Thin Film Devices and Circuits for Plastic Electronics