1 |
1
기재, 채널층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터에 있어서,상기 채널층과 상기 소스 전극 및 드레인 전극 사이에 그래핀-함유 배리어층을 포함하는, 박막 트랜지스터
|
2 |
2
제 1 항에 있어서,상기 채널층은 산화물 반도체를 포함하는 것인, 박막 트랜지스터
|
3 |
3
제 2 항에 있어서,상기 산화물 반도체는 InGaZnO, ZnO, ZrInZnO, InZnO, ZnO, InGaZnO4, ZnInO, ZnSnO, In2O3, Ga2O3, HfInZnO, GaInZnO, HfO2, SnO2, WO3, TiO2, Ta2O5, In2O3SnO2, MgZnO, ZnSnO3, ZnSnO4, CdZnO, CuAlO2, CuGaO2, Nb2O5, TiSrO3, ZIO (zinc indium oxide), IGO (indium gallium oxide), 및 이들의 조합들로 이루어진 군으로부터 선택된 것을 포함하는 것인, 박막 트랜지스터
|
4 |
4
제 1 항에 있어서,상기 그래핀-함유 배리어층은 0
|
5 |
5
제 1 항에 있어서,상기 소스 전극 및 드레인 전극은 Ti, Mo, Cr, W, Zr, Hf, Nb, Ta, Ag, Au, Al, Cu, Co, Sb, V, Ru, Pt, Pd, Zn 및 Mg으로 이루어진 군으로부터 선택된 금속을 포함하는 것인, 박막 트랜지스터
|
6 |
6
제 1 항에 있어서,상기 그래핀-함유 배리어층이 소스 전극 및 드레인 전극의 금속 산화를 방지하는 것인, 박막 트랜지스터
|
7 |
7
제 1 항에 있어서,상기 기재;상기 기재에 형성된 상기 채널층;상기 채널층에 형성된 상기 그래핀-함유 배리어층 및 패시베이션층; 및상기 그래핀-함유 배리어층에 형성된 소스 전극 및 드레인 전극을 포함하는, 박막 트랜지스터
|
8 |
8
제 1 항에 있어서, 상기 기재;상기 기재에 형성된 상기 소스 전극 및 상기 드레인 전극;상기 소스 전극 및 상기 드레인 전극에 형성된 상기 그래핀-함유 배리어층;상기 그래핀-함유 배리어층에 형성된 상기 채널층;상기 채널층에 형성된 절연막; 및상기 절연막에 형성된 탑 게이트 전극을 포함하는, 박막 트랜지스터
|
9 |
9
제 1 항에 있어서,상기 기재;상기 기재에 형성된 바텀 게이트 전극;상기 기재 및 상기 바텀 게이트 전극에 형성된 상기 채널층;상기 채널층에 형성된 상기 그래핀-함유 배리어층 및 패시베이션층; 및상기 그래핀-함유 배리어층에 형성된 소스 전극 및 드레인 전극을 포함하는, 박막 트랜지스터
|
10 |
10
제 1 항에 있어서,상기 기재는 Si를 포함하는 것인, 박막 트랜지스터
|
11 |
11
기재에 채널층을 형성하는 단계;상기 채널층에 그래핀-함유 배리어층을 형성하는 단계; 및상기 그래핀-함유 배리어층에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는, 박막 트랜지스터의 제조 방법
|
12 |
12
기재에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 상기 드레인 전극에 그래핀-함유 배리어층을 형성하는 단계;상기 그래핀-함유 배리어층에 채널층을 형성하는 단계;상기 채널층에 절연층을 형성하는 단계; 및상기 절연층에 탑 게이트 전극을 형성하는 단계를 포함하는, 박막 트랜지스터의 제조 방법
|
13 |
13
기재에 바텀 게이트 전극을 형성하는 단계;상기 기재 및 상기 바텀 게이트 전극에 채널층을 형성하는 단계;상기 채널층에 그래핀-함유 배리어층을 형성하는 단계; 및상기 그래핀-함유 배리어층에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는, 박막 트랜지스터의 제조 방법
|
14 |
14
제 11 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 채널층은 산화물 반도체를 포함하는 것인, 박막 트랜지스터의 제조 방법
|
15 |
15
제 14 항에 있어서,상기 산화물 반도체는 InGaZnO, ZnO, ZrInZnO, InZnO, ZnO, InGaZnO4, ZnInO, ZnSnO, In2O3, Ga2O3, HfInZnO, GaInZnO, HfO2, SnO2, WO3, TiO2, Ta2O5, In2O3SnO2, MgZnO, ZnSnO3, ZnSnO4, CdZnO, CuAlO2, CuGaO2, Nb2O5, TiSrO3, ZIO (zinc indium oxide), IGO (indium gallium oxide), 및 이들의 조합들로 이루어진 군으로부터 선택된 것을 포함하는 것인, 박막 트랜지스터 트랜지스터의 제조 방법
|
16 |
16
제 11 항 내지 제 13 항 중 어느 한 항에 있어서,상기 그래핀-함유 배리어층은 0
|
17 |
17
제 11 항 내지 제 13 항 중 어느 한 항에 있어서,상기 소스 전극 및 드레인 전극은 Ti, Mo, Cr, W, Zr, Hf, Nb, Ta, Ag, Au, Al, Cu, Co, Sb, V, Ru, Pt, Pd, Zn 및 Mg으로 이루어진 군으로부터 선택된 금속을 포함하는 것인, 박막 트랜지스터의 제조 방법
|
18 |
18
제 11 항에 있어서,상기 기재에 형성된 상기 채널층에 패시베이션층을 형성하는 단계를 추가 포함하는, 박막 트랜지스터의 제조 방법
|
19 |
19
제 11 항 내지 제 13 항 중 어느 한 항에 있어서,상기 기재에 형성된 상기 채널층을 고온에서 어닐링하는 단계를 추가 포함하는, 박막 트랜지스터의 제조 방법
|
20 |
20
제 11 항 내지 제 13 항 중 어느 한 항에 있어서,상기 소스 전극 및 드레인 전극 및 상기 채널층 상의 상기 그래핀-함유 배리어층의 일부를 에칭하는 단계를 추가 포함하는, 박막 트랜지스터의 제조 방법
|