맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

double-layer를 이용하여 carrier concentration을 조절한 TFT

  • 기술번호 : KST2015003714
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 박막트랜지스터가 개시된다. 박막트랜지스터는 기판 상부에 위치한 게이트 전극, 게이트 전극을 덮도록 위치하는 게이트 절연막, 게이트 절연막 상부에 위치하는 반도체 채널 및 반도체 채널의 양쪽에 각각 접하고 서로 이격된 소스/드레인 전극을 구비한다. 반도체 채널은 게이트 절연막 상부에 위치하고 상대적으로 높은 캐리어 농도를 갖는 제1 산화물 패턴 및 제1 산화물 패턴 상부에 위치하고 상대적으로 낮은 캐리어 농도를 갖는 제2 산화물 패턴을 구비할 수 있다.
Int. CL H01L 29/786 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/7869(2013.01) H01L 29/7869(2013.01) H01L 29/7869(2013.01) H01L 29/7869(2013.01) H01L 29/7869(2013.01)
출원번호/일자 1020120145698 (2012.12.13)
출원인 성균관대학교산학협력단
등록번호/일자 10-1417932-0000 (2014.07.03)
공개번호/일자 10-2014-0077016 (2014.06.23) 문서열기
공고번호/일자 (20140710) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.12.13)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 대한민국 경기도 수원시 장안구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김형섭 대한민국 서울특별시 서초구
2 박중근 대한민국 경기도 고양시 덕양구
3 양재현 대한민국 경기도 수원시 장안구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 남건필 대한민국 서울특별시 영등포구 경인로 ***, *동 ***호(엔씨 국제특허법률사무소)
2 차상윤 대한민국 서울특별시 영등포구 경인로 ***, *동 ***호(엔씨 국제특허법률사무소)
3 박종수 대한민국 서울특별시 영등포구 경인로 ***, *동 ***호(엔씨 국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 경기도 수원시 장안구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2012.12.13 수리 (Accepted) 1-1-2012-1039271-99
2 선행기술조사의뢰서
Request for Prior Art Search		 2013.08.20 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2013.10.10 수리 (Accepted) 9-1-2013-0080749-26
4 의견제출통지서
Notification of reason for refusal		 2013.11.18 발송처리완료 (Completion of Transmission) 9-5-2013-0788456-53
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.01.14 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0036052-27
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.01.14 수리 (Accepted) 1-1-2014-0036050-36
7 [대리인해임]대리인(대표자)에 관한 신고서
[Dismissal of Sub-agent] Report on Agent (Representative)		 2014.03.03 수리 (Accepted) 1-1-2014-0207422-84
8 거절결정서
Decision to Refuse a Patent		 2014.05.19 발송처리완료 (Completion of Transmission) 9-5-2014-0336315-35
9 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)		 2014.06.17 보정승인 (Acceptance of amendment) 1-1-2014-0563520-11
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.06.17 수리 (Accepted) 1-1-2014-0563521-56
11 등록결정서
Decision to Grant Registration		 2014.06.26 발송처리완료 (Completion of Transmission) 9-5-2014-0440101-34
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2017.02.23 수리 (Accepted) 4-1-2017-5028829-43
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상부에 위치한 게이트 전극;상기 게이트 전극을 덮도록 위치하는 게이트 절연막;상기 게이트 절연막 상부에 위치하고, 적어도 일부가 상기 게이트 전극과 중첩하는 반도체 채널; 및 상기 반도체 채널의 양쪽에 각각 접하고, 서로 이격된 소스 전극 및 드레인 전극을 포함하고, 상기 반도체 채널은,상기 게이트 절연막 상부에 위치하고 제1 캐리어 농도를 갖는 제1 산화물 패턴; 및상기 제1 산화물 패턴 상부에 위치하고 상기 제1 캐리어 농도보다 낮은 제2 캐리어 농도를 갖는 제2 산화물 패턴을 포함하고, 상기 제1 산화물 패턴은 원자층 적층 방법에 의해 형성된 ZnO 박막을 포함하고, 상기 제2 산화물 패턴은 스퍼터링 방법에 의해 형성된 ZnO 박막을 포함하며, 상기 제1 산화물 패턴에 대한 어닐링 공정 없이 상기 제2 산화물 패턴이 형성된 것을 특징으로 하는 박막트랜지스터
2 2
삭제
3 3
제1항에 있어서, 상기 제1 산화물 패턴의 캐리어 농도는 1019/cm3 이상이고, 상기 제2 산화물 패턴의 캐리어 농도는 1014/cm3 이하인 것을 특징으로 하는 박막트랜지스터
4 4
제3항에 있어서, 상기 반도체 채널의 캐리어 농도는 1015/cm3 이상 1018/cm3 이하인 것을 특징으로 하는 박막트랜지스터
5 5
제1항에 있어서, 상기 제1 산화물 패턴의 두께는 상기 반도체 채널 전체 두께의 30% 이상 60% 이하인 것을 특징으로 하는 박막트랜지스터
6 6
제1항에 있어서, 상기 기판은 플렉시블 기판인 것을 특징으로 하는 박막트랜지스터
7 7
기판 상부에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮도록 상기 기판 상부에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상부에 원자층 적층 방법으로 제1 캐리어 농도를 갖는 ZnO 박막을 포함하는 제1 금속산화물층을 형성하는 단계;상기 제1 금속산화물층에 대한 어닐링 공정을 수행하지 않고 상기 제1 금속산화물층 상부에 스퍼터링의 방법으로 상기 제1 캐리어 농도보다 낮은 제2 캐리어 농도를 갖는 ZnO 박막을 포함하는 제2 금속산화물층을 형성하는 단계; 상기 제1 및 제2 금속산화물층을 패터닝하여 상기 게이트 전극과 적어도 일부가 중첩하는 반도체 채널을 형성하는 단계; 및상기 반도체 채널의 양쪽에 각각 접하고 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법
8 8
삭제
9 9
삭제
10 10
삭제
11 11
제7항에 있어서, 상기 제1 금속산화물층은 캐리어 농도가 1019/cm3 이상이 되도록 형성되고, 상기 제2 금속산화물층은 캐리어 농도가 1014/cm3 이하가 되도록 형성되는 것을 특징으로 하는 박막트랜지스터 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.