| 1 |
1
제1 전극;상기 제1 전극 상에 위치하며, 바이어스 인가에 따라 필라멘트 전류 통로가 생성 또는 소멸되는 제1 저항 변화층;상기 제1 저항 변화층 상에 위치하는 제2 전극;상기 제2 전극 상에 위치하며, 바이어스 인가에 따라 필라멘트 전류 통로가 생성 또는 소멸되는 제2 저항 변화층; 및상기 제2 저항 변화층 상에 위치하는 제3 전극을 포함하되,상기 제1 전극, 제2 전극 및 제3 전극 각각은 외부 전원과 연결되는 저항 변화 메모리 소자
|
| 2 |
2
제1항에 있어서,상기 제1 저항 변화층의 필라멘트 전류 통로와 상기 제2 저항 변화층의 필라멘트 전류 통로는, 상기 제2 전극을 기준으로 하여 서로 대칭형으로 생성되는 저항 변화 메모리 소자
|
| 3 |
3
제2항에 있어서,상기 제1 저항 변화층의 필라멘트 전류 통로는, 상기 제1 전극으로부터 상기 제2 전극으로 갈수록 그 직경이 감소하는 형태를 가지고, 상기 제2 저항 변화층의 필라멘트 전류 통로는, 상기 제3 전극으로부터 상기 제2 전극으로 갈수록 그 직경이 감소하는 형태를 가지는 저항 변화 메모리 소자
|
| 4 |
4
제2항에 있어서,상기 제1 저항 변화층의 필라멘트 전류 통로는, 상기 제1 전극으로부터 상기 제2 전극으로 갈수록 그 직경이 증가하는 형태를 가지고, 상기 제2 저항 변화층의 필라멘트 전류 통로는, 상기 제3 전극과 상기 제2 저항 변화층의 계면으로부터 상기 제2 전극으로 갈수록 그 직경이 증가하는 형태를 가지는 저항 변화 메모리 소자
|
| 5 |
5
제1항에 있어서,상기 제1 저항 변화층과 상기 제2 저항 변화층 각각은 n형 반도체 특성을 나타내는 금속 산화물을 포함하는 저항 변화 메모리 소자
|
| 6 |
6
제1항에 있어서,상기 제1 저항 변화층과 상기 제2 저항 변화층 중 어느 하나는 n형 반도체 특성을 나타내는 금속 산화물을 포함하고, 나머지 하나는 p형 반도체 특성을 나타내는 금속 산화물을 포함하는 저항 변화 메모리 소자
|
| 7 |
7
제1항에 있어서,상기 제1 저항 변화층과 상기 제2 저항 변화층 각각은 p형 반도체 특성을 나타내는 금속 산화물을 포함하는 저항 변화 메모리 소자
|
| 8 |
8
일정한 간격을 두고 복수개 배치되는 제1 전극들;상기 제1 전극들 상에, 상기 제1 전극들과 수직 교차하도록 배치되는 복수개의 제2 전극들;상기 제1 전극들과 상기 제2 전극들 사이의 교차 지점에 배치되는 제1 저항 변화층;상기 제2 전극들 상에, 상기 제2 전극들과 수직 교차하도록 배치되는 복수개의 제3 전극들; 및상기 제2 전극들과 상기 제3 전극들 사이의 교차 지점에 배치되는 제2 저항 변화층을 포함하되,상기 복수개의 제1 전극들, 제2 전극들 및 제3 전극들 각각은 외부 전원과 연결되는 저항 변화 메모리 어레이
|
| 9 |
9
제1 전극, 상기 제1 전극 상에 위치하는 제1 저항 변화층, 상기 제1 저항 변화층 상에 위치하는 제2 전극, 상기 제2 전극 상에 위치하는 제2 저항 변화층 및 상기 제2 저항 변화층 상에 위치하는 제3 전극을 포함하는 저항 변화 메모리 소자를 제공하는 단계;상기 제1 전극 및 상기 제2 전극 각각에 전압을 인가하여 상기 제1 저항 변화층 내에 필라멘트 전류 통로를 생성하는 제1 포밍 단계; 및상기 제2 전극 및 상기 제3 전극 각각에 전압을 인가하여 상기 제2 저항 변화층 내에 필라멘트 전류 통로를 생성하는 제2 포밍 단계를 포함하는 저항 변화 메모리 소자의 포밍방법
|
| 10 |
10
제9항에 있어서,상기 제1 저항 변화층의 필라멘트 전류 통로와 상기 제2 저항 변화층의 필라멘트 전류 통로가 상기 제2 전극을 기준으로 하여 서로 대칭형으로 생성되도록 상기 제1 저항 변화층과 상기 제2 저항 변화층을 각각 포밍하는 저항 변화 메모리 소자의 포밍방법
|
| 11 |
11
제9항에 있어서,상기 제1 포밍 단계는, 상기 제1 저항 변화층 내에 제1 전극으로부터 상기 제2 전극으로 갈수록 그 직경이 감소하는 필라멘트 전류 통로를 생성하는 단계이고, 상기 제2 포밍 단계는, 상기 제2 저항 변화층 내에 제3 전극으로부터 상기 제2 전극으로 갈수록 그 직경이 감소하는 필라멘트 전류 통로를 생성하는 단계인 저항 변화 메모리 소자의 포밍방법
|
| 12 |
12
제9항에 있어서,상기 제1 포밍 단계는, 상기 제1 저항 변화층 내에 제1 전극으로부터 상기 제2 전극으로 갈수록 그 직경이 증가하는 필라멘트 전류 통로를 생성하는 단계이고, 상기 제2 포밍 단계는, 상기 제2 저항 변화층 내에 제3 전극으로부터 상기 제2 전극으로 갈수록 그 직경이 증가하는 필라멘트 전류 통로를 생성하는 단계인 저항 변화 메모리 소자의 포밍방법
|
