| 1 |
1
실리콘 기판 상에 질소가 첨가된 실리콘 산화막을 형성하는 단계와; 상기 질소 첨가 실리콘 산화막 상에 금속층을 증착하는 단계와; 상기 금속층을 열처리하는 단계; 를 구비함으로써 질소첨가 실리콘 산화막/금속 산화물 절연막/금속 게이트 전극으로 이루어진 반도체 소자의 게이트 형성방법
|
| 2 |
2
제1항에 있어서, 상기 질소 첨가 실리콘 산화막의 형성단계가: 상기 실리콘 기판 상에 SiO2 절연막을 형성하는 단계와; 상기 SiO2 절연막을 NH3 분위기에서 열처리하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법
|
| 3 |
3
제1항에 있어서, 상기 질소 첨가 실리콘 산화막의 형성단계가: 상기 실리콘 기판을 N2O 또는 NO로 열처리하는 단계인 것을 특징으로 하는 반도체 소자의 게이트 형성방법
|
| 4 |
4
제1항에 있어서, 상기 질소 첨가 실리콘 산화막의 형성단계가: 상기 실리콘 기판 상에 SiO2 절연막을 형성하는 단계와; 상기 SiO2 절연막을 NO로 열처리하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법
|
| 5 |
5
제1항에 있어서, 상기 금속층이 Ti, Ta, Zr, Hf 및 La로 구성된 군으로부터 선택된 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자의 게이트 형성방법
|
| 6 |
6
제1항에 있어서, 상기 금속층의 열처리단계가 300∼700℃ 내의 온도에서 10초∼1시간 동안 행해지는 것을 특징으로 하는 반도체 소자의 게이트 형성방법
|
| 7 |
7
제1항에 있어서, 상기 금속층의 열처리단계가 Ar, N2 또는 진공분위기에서 행해지는 것을 특징으로 하는 반도체 소자의 게이트 형성방법
|
| 8 |
8
제1항에 있어서, 상기 금속층의 열처리단계가 NH3 분위기에서 행해지는 것을 특징으로 하는 반도체 소자의 게이트 형성방법
|
