맞춤기술찾기

이전대상기술

기계 학습 연산을 처리하는 아날로그 회로, 이를 포함하는 학습 장치 및 이를 이용한 기계 학습 연산 방법

  • 기술번호 : KST2020006655
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 실시 예에 따른 기계 학습 연산에 이용되는 곱셈 및 누산(MAC) 연산 회로는, 일단이 공급전압단에 연결되는 저항부; 상기 저항부의 타단과, 그라운드와 연결된 스위치 사이에 병렬 연결되며, 제어부의 제어 신호에 따른 상기 스위치의 스위칭에 따라, 기계 학습용 입력 값에 대응하는 게이트 신호를 인가받아, 기계 학습용 가중치 값이 적용된 전류 신호를 출력하는 복수의 단일 MOS 트랜지스터 소자; 및 상기 저항부의 타단 노드에 연결되어 상기 복수의 단일 MOS 트랜지스터 소자들의 전류 출력을 누산하여 출력하는 출력노드를 포함한다.
Int. CL G06N 3/063 (2006.01.01) G06N 3/08 (2006.01.01) G06N 20/00 (2019.01.01) G06G 7/16 (2006.01.01)
CPC G06N 3/063(2013.01) G06N 3/063(2013.01) G06N 3/063(2013.01) G06N 3/063(2013.01)
출원번호/일자 1020180154758 (2018.12.04)
출원인 한국과학기술원
등록번호/일자
공개번호/일자 10-2020-0067664 (2020.06.12) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.12.04)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조성환 대전광역시 유성구
2 서진오 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 다해 대한민국 서울시 서초구 서운로**, ***호(서초동, 중앙로얄오피스텔)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2018.12.04 수리 (Accepted) 1-1-2018-1215305-55
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
5 의견제출통지서
Notification of reason for refusal
2020.08.24 발송처리완료 (Completion of Transmission) 9-5-2020-0575820-72
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2020.10.26 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-1132387-67
7 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
2020.10.26 수리 (Accepted) 1-1-2020-1132388-13
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기계 학습 연산에 이용되는 곱셈 및 누산(MAC) 연산 회로에 있어서,일단이 공급전압단에 연결되는 저항부;상기 저항부의 타단과, 그라운드와 연결된 스위치 사이에 병렬 연결되며, 제어부의 제어 신호에 따른 상기 스위치의 스위칭에 따라, 기계 학습용 입력 값에 대응하는 게이트 신호를 인가받아, 기계 학습용 가중치 값이 적용된 전류 신호를 출력하는 복수의 단일 MOS 트랜지스터 소자; 및상기 저항부의 타단 노드에 연결되어 상기 복수의 단일 MOS 트랜지스터 소자들의 전류 출력을 누산하여 출력하는 출력노드를 포함하는아날로그 곱셈 및 누산(MAC) 연산 회로
2 2
제1항에 있어서,상기 가중치 값은 상기 단일 MOS 트랜지스터 소자의 폭(WIDTH) 길이에 따라 각각 결정되는 것을 특징으로 하는아날로그 곱셈 및 누산(MAC) 연산 회로
3 3
제1항에 있어서,상기 단일 MOS 트랜지스터 소자는 소스가 상기 스위치에 연결되며, 드레인이 상기 출력노드에 연결되는 NMOS 트랜지스터 소자를 포함하는아날로그 곱셈 및 누산(MAC) 연산 회로
4 4
제1항에 있어서,상기 출력 노드의 출력 전압은 입력 값들에 대응하는 쿼드라틱 MAC 연산 결과를 나타내는 것을 특징으로 하는아날로그 곱셈 및 누산(MAC) 연산 회로
5 5
제4항에 있어서,상기 출력노드에 연결되며, 상기 쿼드라틱 MAC 연산 결과에 대응하는 쿼드라틱 정류 기반 활성화 함수 처리를 수행하여, 활성화 처리된 기계 학습 연산 값을 출력하는 활성화 처리부를 더 포함하는아날로그 곱셈 및 누산(MAC) 연산 회로
6 6
뉴럴 네트워크 기반 기계 학습 장치에 있어서,인터페이스부를 통해 입력되는 학습 데이터가 저장되는 데이터 버퍼; 및상기 학습 데이터에 대응하여 미리 설정된 신경망 학습 모델에 따라 입력 파라미터를 결정하고, 결정된 입력 파라미터를 이용하여 곱셈 및 누산 처리부를 제어하여, 기계 학습을 위한 반복 연산을 처리하는 제어부를 포함하고,상기 곱셈 및 누산 처리부는,상기 제어부의 제어에 따라 기계 학습용 입력 값에 대응하는 게이트 신호를 인가받아, 기계 학습용 가중치 값이 적용된 전류 신호를 출력하는 복수의 단일 MOS 트랜지스터 소자를 포함하는 MOS 트랜지스터 기반 아날로그 곱셉 및 누산 처리부를 포함하는뉴럴 네트워크 기반 기계 학습 장치
7 7
제1항에 있어서,상기 아날로그 곱셉 및 누산 처리부는,상기 단일 MOS 트랜지스터의 전류 출력 누산에 따라, 상기 입력 값들에 대응하는 쿼드라틱 MAC 연산 결과를 출력하는 아날로그 MAC 회로부를 포함하는뉴럴 네트워크 기반 기계 학습 장치
8 8
제7항에 있어서,상기 아날로그 곱셉 및 누산 처리부는,상기 쿼드라틱 MAC 연산 결과에 대응하는 쿼드라틱 정류 기반 활성화 함수 처리를 수행하여, 활성화 처리된 기계 학습 연산 값을 출력하는 활성화 처리부를 더 포함하는뉴럴 네트워크 기반 기계 학습 장치
9 9
제8항에 있어서,상기 아날로그 곱셉 및 누산 처리부의 활성화된 결과값으로부터 레이어 기반의 풀링 처리를 수행하는 풀링부를 더 포함하는뉴럴 네트워크 기반 기계 학습 장치
10 10
제6항에 있어서,상기 곱셈 및 누산 처리부는,상기 입력 파라미터에 따라, 디지털 곱셈 및 누산 처리에 따른 리니어 정류 연산을 처리하는 리니어 정류 연산부; 및상기 상기 입력 파라미터에 따라, 아날로그 곱셈 및 누산 처리에 따른 쿼드라틱 정류 연산을 처리하는 쿼드라틱 정류 연산부;를 포함하는뉴럴 네트워크 기반 기계 학습 장치
11 11
제10항에 있어서,상기 제어부는 상기 입력 파라미터에 따라 상기 리니어 정류 연산부 및 상기 쿼드라틱 정류 연산부를 선택적으로 제어하여, 상기 리니어 정류 연산부 또는 상기 쿼드라틱 정류 연산부가 입력 값의 곱셈 및 누산 처리에 따른 출력 신호의 정류 연산을 처리하게 하는뉴럴 네트워크 기반 기계 학습 장치
12 12
뉴럴 네트워크 기반 기계 학습 방법에 있어서,인터페이스부를 통해 입력되는 학습 데이터가 저장되는 단계; 및상기 학습 데이터에 대응하여 미리 설정된 신경망 학습 모델에 따라 입력 파라미터를 결정하고, 결정된 입력 파라미터를 이용하여, 기계 학습을 위한 반복적 MAC(곱셈 및 누산) 연산을 처리하는 단계를 포함하고,상기 반복적 MAC 연산을 처리하는 단계는,아날로그 MAC 처리부를 이용하여 상기 입력 파라미터의 입력값 및 가중치 매트릭스에 대응하는 쿼드라틱 MAC 연산 결과를 획득하는 단계;상기 쿼드라틱 MAC 연산 결과에 대응하는 쿼드라틱 활성화 함수 적용 처리를 수행하는 단계; 및상기 활성화 처리된 연산 결과 매트릭스를 출력하는 단계를 포함하는뉴럴 네트워크 기반 기계 학습 방법
13 13
제12항에 있어서,상기 아날로그 MAC 처리부는,복수의 단일 MOS 트랜지스터 소자에 상기 입력 파라미터에 대응하는 게이트 신호를 인가하여, 기계 학습용 가중치 값이 적용된 출력 신호를 획득하고, 상기 출력 신호를 누산하여 출력하는뉴럴 네트워크 기반 기계 학습 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.