| 1 |
1
스토리지(SSD) 인근에 배치된 연산부(FPGA);상기 스토리지에 그래프데이터셋을 저장하거나 액세스 할 수 있는 인터페이스를 제공하고, 상기 그래프데이터셋과 이를 관리하는 메타데이터를 출력하는 그래프저장부;호스트(host)가 데이터흐름그래프 형태로 프로그래밍한 그래프 기계학습 모델을 기설정된 형식의 데이터흐름그래프로 변환하고 상기 연산부의 메모리에 다운로드한 후 실행하여 그래프기계학습 전처리 및 그래프기계학습 추론을 수행하는 그래프실행부;및상기 호스트의 비트파일을 다운받은 후, 상기 비트파일을 기초로 설정메모리 값을 세팅하여 상기 연산부의 하드웨어 로직을 설계하고 상기 그래프기계학습 추론 가속기를 생성하는 가속기생성부;를 포함하는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 2 |
2
제 1 항에 있어서, 상기 연산부는 제 1 영역 및 제 2 영역으로 나뉘고, 상기 제 1 영역과 상기 제 2 영역은 코프로세서 포트 및 시스템 버스 레인이 배치되어 있어 상기 제 2 영역을 프로그래밍할 수 있는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 3 |
3
제 2 항에 있어서, 상기 제 1 영역은 고정된 영역으로, 상기 그래프저장부, 상기 그래프실행부 및 상기 가속기생성부를 실행할 때 사용되는 하드웨어 로직을 포함하는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 4 |
4
제 2 항에 있어서, 상기 제 2 영역은 동적으로 프로그래밍 가능한 영역으로, 사용자가 상기 그래프 실행부를 통해 하드웨어에서 실행가능한 연산을 정의할 수 있는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 5 |
5
제 1 항에 있어서, 상기 연산부 내에 제작된 하드웨어 로직은 PCIe 스위치를 통해 상기 스토리지에 액세스하는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 6 |
6
제 1 항에 있어서, 상기 그래프저장부는 상기 그래프데이터셋에 포함된 그래프를 저장할 때 상기 그래프를 이웃검색에 용이한 그래프 구조로 변환하는 처리를 동시에 수행하여 상기 그래프실행부에서 상기 스토리지에 저장된 그래프에 액세스할 때 노드 샘플링 또는 임베딩 샘플링이 바로 수행되는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 7 |
7
제 1 항에 있어서, 상기 그래프저장부는상기 그래프데이터셋에 포함된 그래프 구조를 저장할 때 각 노드의 인덱스마다 노드 이웃수를 기초로 기설정된 개수 이상이면 H타입, 기설정된 개수 이하이면 L타입으로 구분하여 메타데이터로 저장한 그래프비트맵을 생성하고, 또한 각 노드의 인덱스마다 논리페이지번호가 할당된 매핑테이블을 생성하는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 8 |
8
제 7 항에 있어서, 상기 H타입은 노드의 이웃수가 단일 페이지가 저장할 수 있는 이웃수 보다 많은 경우로, 상기 H타입 메타데이터가 저장된 노드의 인덱스는 링크드리스트 형태의 매핑테이블을 생성하는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 9 |
9
제 7 항에 있어서, 상기 L타입은 노드의 이웃수가 단일 페이지가 저장할 수 있는 이웃수 보다 적은 경우로, 상기 L타입 메타데이터가 저장된 노드의 인덱스는 단일페이지에 다중 노드의 이웃리스트를 저장한 범위기반 형태의 매핑테이블을 생성하는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 10 |
10
제1 항에 있어서, 상기 그래프실행부는 상기 기설정된 형식의 데이터흐름그래프를 실행할 때 상기 그래프저장부에서 제공하는 인터페이스를 통해 상기 스토리지에 저장된 그래프데이터셋에 직접 액세스하는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 11 |
11
제 1 항에 있어서, 상기 스토리지와 상기 연산부는 동일한 PCIe 카드 내에 배치되는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 12 |
12
그래프데이터셋을 저장하는 SSD;및호스트(host)가 데이터흐름그래프 형태로 프로그래밍한 그래프 기계학습 모델을 메모리에 다운로드하는 FPGA;를 포함하고,상기 FPGA 내에 제작된 하드웨어 로직은 PCIe 스위치를 통해 상기 SSD에 액세스를 수행하며, 상기 FPGA는 제 1 영역 및 제 2 영역으로 나뉘고, 상기 제 1 영역은 하드웨어 로직이 고정되어 있고, 상기 제 2 영역은 동적으로 프로그래밍 가능한 영역으로 상기 제 1 영역과 상기 제 2 영역은 코프로세서 포트 및 시스템 버스 레인이 배치되어 있어 상기 제 2 영역에서 사용자가 정의한 비트파일을 프로그래밍할 수 있는 것을 특징으로 하는 그래프기계학습 가속화를 지원하는 계산형스토리지
|
| 13 |
13
스토리지(SSD)에 그래프데이터셋을 저장하는 단계;및 연산부(FPGA)에서 호스트(host)가 데이터흐름그래프 형태로 프로그래밍한 그래프 기계학습 모델을 메모리에 다운로드하는 단계;를 포함하고, 상기 FPGA 내에 제작된 하드웨어 로직은 PCIe 스위치를 통해 상기 SSD에 액세스를 수행하며, 상기 FPGA는 제 1 영역 및 제 2 영역으로 나뉘고, 상기 제 1 영역은 하드웨어 로직이 고정되어 있고, 상기 제 2 영역은 동적으로 프로그래밍 가능한 영역으로 상기 제 1 영역과 상기 제 2 영역은 코프로세서 포트 및 시스템 버스 레인이 배치되어 있어 상기 제 2 영역에서 사용자가 정의한 비트파일을 프로그래밍할 수 있는 것을 특징으로 하는 계산형스토리지에서 그래프기계학습 가속화를 지원하는 방법
|
| 14 |
14
제 13 항에 있어서, 상기 연산부(FPGA)는 상기 스토리지(SSD) 인근에 배치되는 것을 특징으로 하는 계산형스토리지에서 그래프기계학습 가속화를 지원하는 방법
|
| 15 |
15
제 1 항에 있어서,상기 제 1 영역은 고정된 영역으로, 그래프저장부, 그래프실행부 및 가속기생성부를 실행할 때 사용되는 하드웨어 로직을 포함하는 것을 특징으로 하는 계산형스토리지에서 그래프기계학습 가속화를 지원하는 방법
|
